特許
J-GLOBAL ID：200903089223480647
パイプライン型A/Dコンバータ
発明者：
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-151603
公開番号（公開出願番号）：特開2007-324834
出願日： 2006年05月31日
公開日（公表日）： 2007年12月13日
要約：
【課題】面積が小さく、消費電力が低く、誤差が小さなパイプライン型A/Dコンバータを提供する。【解決手段】このパイプライン型A/Dコンバータの初段ステージST1は、入力アナログ信号ΔVinのレベルが予め定められた入力電圧範囲を超えた場合でも、予め定められた出力電圧範囲内のレベルの副アナログ信号ΔVoutを出力するように構成されている。したがって、各ステージの入力側にリミッタ回路を設ける場合に比べ、面積が小さく、消費電力が低く、誤差が小さなパイプライン型A/Dコンバータを実現することができる。【選択図】図1
請求項（抜粋）：
アナログ信号をデジタル信号に変換するパイプライン型A/Dコンバータであって、
縦列接続された第1〜第N(ただし、Nは2以上の整数である)のステージと、該第1〜第Nのステージから出力される副デジタル信号に基づいて前記デジタル信号を生成するエラー補正回路とを備え、
前記第1のステージは、前記アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第1のサブADCと、前記アナログ信号と前記第1のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を前記第2のステージに出力する第1のサブDACとを含み、
前記第2〜第N-1のステージの各々は、前段から与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第2のサブADCと、前段のステージから与えられた副アナログ信号と前記第2のサブADCで生成された副デジタル信号とに応じたレベルの副アナログ信号を後段に出力する第2のサブDACとを含み、
前記第Nのステージは、前段から与えられた副アナログ信号を副デジタル信号に変換して前記エラー補正回路に与える第3のサブADCを含み、
前記第1のサブDACは、前記アナログ信号のレベルが予め定められた入力電圧範囲を超えた場合でも、予め定められた出力電圧範囲内のレベルの副アナログ信号を出力するように構成されている、パイプライン型A/Dコンバータ。
IPC (2件)：
FI (2件)：
Fターム (12件)：
5J022AA06
, 5J022AA14
, 5J022AB05
, 5J022BA01
, 5J022BA06
, 5J022CC04
, 5J022CD03
, 5J022CE08
, 5J022CF01
, 5J022CF07
, 5J022CF08
, 5J022CG01
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
