半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (2件)：速水進治 , 天城聡
公報種別：公開公報
出願番号（国際出願番号）：特願2012-065736
公開番号（公開出願番号）：特開2012-151491
出願日： 2012年03月22日
公開日（公表日）： 2012年08月09日
要約：

【課題】SOI-MISFETにおいて、多結晶シリコンの残存による電気的な短絡、ゲート電極の寄生容量の増大を防止する。逆狭チャネル効果の抑制。【解決手段】シリコン膜13を有するSOI基板上にゲート絶縁膜14、第1の多結晶シリコン膜15、ストッパー窒化膜(16)を順次堆積する。シリコン膜13、第1の多結晶シリコン膜15の側面に逆テーパー面(テーパー角θが鈍角)が形成されるようにエッチングして素子分離溝を形成する。STI埋め込み絶縁膜17を堆積し、CMPにより平坦化した後、等速性のRIEによりストッパー窒化膜(16)と絶縁膜17をエッチングして平坦な表面を得、その上に第2の多結晶シリコン膜18を堆積し(e)、積層多結晶シリコン膜をエッチングして積層ゲート電極(15、18)を形成する(f)。以下、ソース・ドレイン領域21、シリサイド膜22、層間絶縁膜23及びメタル配線24等を形成する(g)。【選択図】図2

請求項（抜粋）：

絶縁体膜上に島状にパターニングされて設けられた、チャネル領域およびソース・ドレイン領域を有する半導体層と、チャネル領域である前記半導体層の上部にゲート絶縁膜を介して設けられたゲート電極と、前記絶縁体膜上に前記半導体層を囲繞して形成された、その上面が前記半導体層の上面から上方に突出した素子分離絶縁膜と、を有する半導体装置において、前記素子分離絶縁膜の側面に接する前記ゲート電極の側面が逆テーパ-形状に形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/786 , H01L 21/76 , H01L 21/336 , H01L 21/762 , H01L 21/306

FI (7件)：

H01L29/78 617K , H01L21/76 L , H01L29/78 618C , H01L29/78 617L , H01L29/78 621 , H01L21/76 D , H01L21/302 104Z

Fターム (61件)：

5F004DA00 , 5F004DA04 , 5F004DA16 , 5F004DA18 , 5F004DA26 , 5F004DB01 , 5F004DB02 , 5F004DB03 , 5F004EA37 , 5F004EB04 , 5F032AA01 , 5F032AA33 , 5F032AA34 , 5F032AA39 , 5F032AA66 , 5F032AA77 , 5F032AA78 , 5F032BA01 , 5F032BA05 , 5F032CA17 , 5F032DA04 , 5F032DA23 , 5F032DA24 , 5F032DA25 , 5F032DA27 , 5F032DA28 , 5F032DA30 , 5F032DA33 , 5F032DA34 , 5F032DA78 , 5F110AA02 , 5F110AA06 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE15 , 5F110EE22 , 5F110EE23 , 5F110EE32 , 5F110EE41 , 5F110EE44 , 5F110GG02 , 5F110GG22 , 5F110GG25 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HK33 , 5F110HK40 , 5F110HL03 , 5F110HL23 , 5F110NN02 , 5F110NN62 , 5F110NN65 , 5F110QQ04 , 5F110QQ08

引用特許：

審査官引用 (9件)

薄膜半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-043673 出願人：株式会社高度映像技術研究所
薄膜半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-043672 出願人：株式会社高度映像技術研究所
特開昭59-145538

全件表示

前のページに戻る