特許
J-GLOBAL ID：201203009183705839

記憶装置、ホスト装置、回路基板、液体容器及びシステム

発明者：
中野 修一

中野 修一 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 井上 一 ,  竹腰 昇 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2010-232683
公開番号（公開出願番号）：特開2012-088779
出願日： 2010年10月15日
公開日（公表日）： 2012年05月10日
要約：
【課題】書き込み不要なデータを非書き込みとし、書き込み処理時間を短縮することができる記憶装置、ホスト装置、回路基板、液体容器及びシステム等を提供すること。【解決手段】記憶装置100は、ホスト装置400との通信処理を行う制御部110と、ホスト装置400からのデータが書き込まれる記憶部120と、記憶部120のアクセス制御を行う記憶制御部130とを含む。制御部110は、ホスト装置400からコマンドパケット及びデータパケットを受信し、データパケットの書き込みイネーブルビットが書き込み許可状態に設定されている場合には、アドレス情報の更新指示を行うと共に、データパケットのデータの書き込み指示を行い、書き込みイネーブルビットが書き込み非許可状態に設定されている場合には、アドレス情報の更新指示を行う一方で、データパケットのデータの書き込み指示を行わない。【選択図】図1
請求項（抜粋）：
ホスト装置との通信処理を行う制御部と、 前記ホスト装置からのデータが書き込まれる記憶部と、 前記記憶部のアクセス制御を行う記憶制御部とを含み、 前記制御部は、 前記ホスト装置からコマンドパケット及び前記コマンドパケットに対応するデータパケットを受信し、 前記データパケットの書き込みイネーブルビットが書き込み許可状態に設定されている場合には、アドレス情報の更新指示を前記記憶制御部に対して行うと共に、前記データパケットのデータの書き込み指示を前記記憶制御部に対して行い、 前記書き込みイネーブルビットが書き込み非許可状態に設定されている場合には、前記アドレス情報の更新指示を前記記憶制御部に対して行う一方で、前記データパケットのデータの書き込み指示を前記記憶制御部に対して行わないことを特徴とする記憶装置。
IPC (4件)：
G06F 12/16 ,  G06F 3/06 ,  B41J 5/30 ,  B41J 2/01
FI (4件)：
G06F12/16 340A ,  G06F3/06 304K ,  B41J5/30 Z ,  B41J3/04 101Z
Fターム (22件)：
2C056EA01 ,  2C056EB58 ,  2C056KD10 ,  2C187AC08 ,  2C187AE07 ,  2C187BF05 ,  2C187BH22 ,  2C187FA05 ,  2C187FC21 ,  2C187FD03 ,  2C187FD14 ,  2C187FD16 ,  5B018GA04 ,  5B018HA26 ,  5B018MA05 ,  5B018MA23 ,  5B018NA06 ,  5B018PA03 ,  5B018QA05 ,  5B018QA15 ,  5B065CA13 ,  5B065CC08
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM