特許
J-GLOBAL ID:201203023630185514

オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法

発明者:
出願人/特許権者:
代理人 (10件): 久野 琢也 ,  高橋 佳大 ,  来間 清志 ,  星 公弘 ,  二宮 浩康 ,  住吉 秀一 ,  篠 良一 ,  上島 類 ,  宮城 康史 ,  アインゼル・フェリックス=ラインハルト
公報種別:公表公報
出願番号(国際出願番号):特願2012-512198
公開番号(公開出願番号):特表2012-528470
出願日: 2010年04月28日
公開日(公表日): 2012年11月12日
要約:
本発明は、放射出力半導体素子(1)と電気素子(2)と支持基板(3)を備えたオプトエレクトロニクスモジュールに関する。この場合、支持基板(3)は上面(31)と下面(33)を有しており、下面(33)には第1の電気端子(8)が、上面(31)には第2の電気端子(5a,5b,6a,6b,7a,7b)が配置されている。電気素子(2)は、支持基板(3)の上面(31)に配置されていて、第1の電気端子(8)と導電接続されている。放射出力半導体素子(1)は、電気素子(2)において支持基板(3)とは反対側に配置されている。さらに放射出力半導体素子(1)は導体構造部(4a,4b)を有しており、この導体構造部(4a,4b)は第2の電気端子(5a,5b,6a,6b,7a,7b)と導電接続されている。
請求項(抜粋):
放射出力半導体素子(1)と電気素子(2)と支持基板(3)を備えたオプトエレクトロニクスモジュールにおいて、 前記支持基板(3)は上面(31)と下面(33)を有しており、 前記下面(33)には第1の電気端子(8)が、前記上面(31)には第2の電気端子(5a,5b,6a,6b,7a,7b)が配置されており、 前記電気素子(2)は、前記支持基板(3)の上面(31)に配置されていて、前記第1の電気端子(8)と導電接続されており、 前記放射出力半導体素子(1)は、前記電気素子(2)の、前記支持基板(3)とは反対側に配置されており、 前記放射出力半導体素子(1)は導体構造部(4a,4b)を備え、該導体構造部(4a,4b)は前記第2の電気端子(5a,5b,6a,6b,7a,7b)と導電接続されていることを特徴とする、 オプトエレクトロニクスモジュール。
IPC (4件):
H05K 1/18 ,  H05K 3/34 ,  H01L 23/28 ,  H01L 33/48
FI (6件):
H05K1/18 S ,  H05K1/18 F ,  H05K1/18 Q ,  H05K3/34 501E ,  H01L23/28 D ,  H01L33/00 400
Fターム (30件):
4M109AA01 ,  4M109EC12 ,  4M109GA01 ,  5E319AA03 ,  5E319AB01 ,  5E319AB05 ,  5E319AC01 ,  5E319AC16 ,  5E319AC20 ,  5E319CC22 ,  5E319GG15 ,  5E319GG20 ,  5E336AA04 ,  5E336AA12 ,  5E336BB03 ,  5E336CC57 ,  5E336CC58 ,  5E336EE01 ,  5E336GG30 ,  5F041AA42 ,  5F041AA47 ,  5F041DA03 ,  5F041DA14 ,  5F041DA20 ,  5F041DA44 ,  5F041DA83 ,  5F041DC03 ,  5F041DC26 ,  5F041DC66 ,  5F041DC84
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る