特許

J-GLOBAL ID：201203029841554638

半導体整流装置

発明者： 水上 誠 ,  西尾 譲司
出願人/特許権者： 株式会社東芝
代理人 (3件)： 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2010-200832
公開番号（公開出願番号）：特開2012-059870
出願日： 2010年09月08日
公開日（公表日）： 2012年03月22日
要約：

【課題】十分なサージ電流耐性を有し、かつ、信頼性の向上するワイドバンドギャップ半導体を用いた半導体整流装置を提供する。【解決手段】第1導電型の第1のワイドバンドギャップ半導体領域16と、第1の半導体領域に挟まれて形成される第2導電型の第2のワイドバンドギャップ半導体領域18とを備えている。また、少なくとも一部が第2の半導体領域に接続され、第1の半導体領域に挟まれて形成され、第2の半導体領域より幅の狭い、複数の第2導電型の第3のワイドバンドギャップ半導体領域32を備えている。ここで、第3の半導体領域の長手方向を第1導電型の半導体層の表面に投影した方向が、第1導電型の半導体層の表面から裏面に向かう方向に対し、90±30度の角度を有している。また、第3の半導体領域の間隔が、第1導電型のワイドバンドギャップ半導体層の厚さをdとする場合に2d×tan18°以上である。【選択図】図2

請求項（抜粋）：

六方晶である第1導電型のワイドバンドギャップ半導体基板と、 前記ワイドバンドギャップ半導体基板の上面に形成され、不純物濃度が前記ワイドギャップ半導体基板より低く六方晶である第1導電型のワイドバンドギャップ半導体層と、 前記ワイドバンドギャップ半導体層表面に形成される第1導電型の第1のワイドバンドギャップ半導体領域と、 前記第1のワイドバンドギャップ半導体領域に挟まれて形成される第2導電型の第2のワイドバンドギャップ半導体領域と、 少なくとも一部が前記第2のワイドバンドギャップ半導体領域に接続され、前記第1のワイドバンドギャップ半導体領域に挟まれて形成され、前記第2のワイドバンドギャップ半導体領域より幅の狭い、複数の第2導電型の第3のワイドバンドギャップ半導体領域と、 前記第1および第2のワイドバンドギャップ半導体領域上に形成される第1の電極と、 前記ワイドバンドギャップ半導体基板の下面に形成される第2の電極と、 を備え、 前記第3のワイドバンドギャップ半導体領域の長手方向を前記第1導電型のワイドバンドギャップ半導体層の(0001)面に投影した方向が、前記第1導電型のワイドバンドギャップ半導体層の<11-20>方向に対し、90±30度の角度を有し、 前記第3のワイドバンドギャップ半導体領域の間隔が、前記第1導電型のワイドバンドギャップ半導体層の厚さをdとする場合に2d×tan18°以上であることを特徴とする半導体整流装置。

IPC (3件)：

H01L 29/47 ,  H01L 29/872 ,  H01L 29/861

FI (3件)：

H01L29/48 D ,  H01L29/48 F ,  H01L29/91 F

Fターム (18件)：

4M104AA03 ,  4M104AA04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB32 ,  4M104CC01 ,  4M104CC03 ,  4M104DD37 ,  4M104DD96 ,  4M104FF02 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03 ,  4M104GG18

引用特許：

審査官引用 (2件)

• 半導体整流装置
  公報種別：公開公報   出願番号：特願2010-011300   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願2009-195323   出願人：三菱電機株式会社