特許
J-GLOBAL ID：201203040165923483
半導体装置の製造方法および半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-019272
公開番号（公開出願番号）：特開2012-160577
出願日： 2011年01月31日
公開日（公表日）： 2012年08月23日
要約：
【課題】より信頼性の高い半導体装置を製造する製造方法を提供することである。【解決手段】実施形態の半導体装置の製造方法は、絶縁基材と、複数の第1配線層と、複数の第2配線層と、複数のビアと、を有する回路基板が連続して設けられた基板を準備し、複数の回路基板のそれぞれに半導体素子を搭載し、半導体素子および複数の第1配線層を封止する封止樹脂層を、基板の上面側に形成し、基板の下面側を下地に接触させ、封止樹脂層および回路基板のそれぞれを個片化するとともに、個片化された回路基板のそれぞれの間の下地に溝を形成し、それぞれの封止樹脂層の上面を、導電性シールド層により被覆するとともに、それぞれの封止樹脂層の側面、およびそれぞれの回路基板の側面の少なくとも一部を導電性シールド層により被覆する。個片化された回路基板のそれぞれの間において、導電性シールド層を封止樹脂層から溝に向かう方向に挿入する。【選択図】図1
請求項（抜粋）：
絶縁基材と、前記絶縁基材の上面側に設けられた第1配線層を構成する複数の配線と、前記絶縁基材の下面側に設けられた第2配線層を構成する複数の配線と、前記絶縁基材の前記上面から前記下面にまで貫通する複数のビアと、を有する回路基板が前記回路基板の主面に対して平行な方向に複数連続して設けられた基板を準備する工程と、
前記複数の回路基板のそれぞれの上面側に半導体素子を搭載する工程と、
前記半導体素子および前記第1配線層を構成する複数の配線を封止する封止樹脂層を、前記基板の上面側に形成する工程と、
前記基板の下面側を下地に接触させる工程と、
前記封止樹脂層および前記回路基板のそれぞれを個片化し、前記第1配線層を構成する複数の配線のいずれか、または前記複数のビアのいずれかを、前記回路基板の側面において露出させるとともに、個片化された前記回路基板のそれぞれの間の前記下地に溝を形成する工程と、
個片化されたそれぞれの前記封止樹脂層の上面を導電性シールド層により被覆するとともに、それぞれの前記封止樹脂層の側面、および、それぞれの前記回路基板の側面の少なくとも一部を前記導電性シールド層により被覆する工程と、
を備え、
前記封止樹脂層の前記側面および前記回路基板の前記側面の少なくとも一部を前記導電性シールド層により被覆する際には、
互いに隣接する前記封止樹脂層のあいだに形成された隙間の上から下に前記導電性シールド層を浸入させ、さらに、前記導電性シールド層が前記第1配線層または前記ビアに接するまで前記導電性シールド層を前記溝に向かって浸入させることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/56
, H01L 23/28
, H01L 23/12
H01L21/56 R
, H01L23/28 F
, H01L23/12 501W
4M109AA01
, 4M109EE07
, 5F061AA01
