レギュレータ回路

発明者：
出願人/特許権者：
代理人 (1件)：特許業務法人谷・阿部特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2010-217792
公開番号（公開出願番号）：特開2012-073799
出願日： 2010年09月28日
公開日（公表日）： 2012年04月12日
要約：

【課題】差動増幅回路の逆相出力ノードに接続された電流制御回路を有するレギュレータ回路において、当該逆相出力ノードのインピーダンス低下によるDCゲイン低下を抑制することが可能なレギュレータ回路を提供すること。【解決手段】図2に示す回路は、差動増幅回路の逆相出力ノードに接続された電流制御回路を有するレギュレータ回路である。電流制御回路は、第1のトランジスタMP1に流れる電流に比例した電流を流す電流検出トランジスタとしての第2のトランジスタMP2と、第2のトランジスタMP2のドレイン端に接続される第1の定電流源MN1と、入力側が第2のトランジスタMP2のドレイン端と第1の定電流源MN1との間の分流ノードに接続され、出力側が差動増幅回路の逆相出力ノードに接続されるカレントミラーとを有する。カレントミラーは、入力側のトランジスタMN2と、出力側のトランジスタMN3とで構成される。【選択図】図2

請求項（抜粋）：

第1のトランジスタのゲートバイアスを制御することにより入力電圧を所望の出力電圧に変換するレギュレータ回路であって、正相入力ノードに入力される所定の基準電圧と、逆相入力ノードに入力される前記出力電圧に対応した電圧値とを差動増幅して、前記ゲートバイアスを正相出力ノードから出力する差動増幅回路と、前記差動増幅回路の逆相出力ノードに接続された電流制御回路とを備え、前記電流制御回路は、前記第1のトランジスタに流れる電流に比例した電流を流す第2のトランジスタと、前記第2のトランジスタのドレイン端に接続される第1の定電流源と、入力側が前記第2のトランジスタのドレイン端と前記第1の定電流源との間の分流ノードに接続され、出力側が前記差動増幅回路の逆相出力ノードに接続されるカレントミラーとを有することを特徴とするレギュレータ回路。

IPC (1件)：

G05F 1/56

FI (1件)：

G05F1/56 310C

Fターム (7件)：

5H430BB01 , 5H430BB05 , 5H430BB09 , 5H430EE04 , 5H430FF02 , 5H430FF13 , 5H430HH03

引用特許：

審査官引用 (7件)

特許第5097664号
負帰還増幅器
公報種別：公開公報出願番号：特願2008-153480 出願人：株式会社東芝, 東芝ディスクリートテクノロジー株式会社
レギュレータ
公報種別：公開公報出願番号：特願2008-136749 出願人：株式会社沖マイクロデザイン

全件表示

前のページに戻る