特許
J-GLOBAL ID:201203050342072494
半導体装置
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2012-099513
公開番号(公開出願番号):特開2012-186826
出願日: 2012年04月25日
公開日(公表日): 2012年09月27日
要約:
【課題】入力信号が有する2値の電位に関わらず、正常に動作させることが可能なデジタル回路の提案を課題とする。【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配線、及び出力端子を有し、前記入力端子は、前記容量素子の第1の電極に電気的に接続され、前記配線は、前記スイッチを介して前記容量素子の第2の電極に電気的に接続され、前記トランジスタのゲートは、前記容量素子の第2の電極に電気的に接続され、前記トランジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする。【選択図】図1
請求項(抜粋):
容量素子と、スイッチと、配線とを有し、
前記容量素子の第1の電極は、入力端子に電気的に接続され、
前記配線は、前記スイッチを介して前記容量素子の第2の電極に電気的に接続され、
前記容量素子の第2の電極は、出力端子に電気的に接続されていることを特徴とする半導体装置。
IPC (9件):
H03K 17/06
, H03K 17/687
, H03K 19/017
, H03K 19/094
, H01L 27/08
, H01L 21/823
, H01L 27/06
, H01L 21/822
, H01L 27/04
FI (10件):
H03K17/06 A
, H03K17/06 C
, H03K17/687 F
, H03K19/00 101A
, H03K19/00 101F
, H03K19/094 C
, H03K19/094 B
, H01L27/08 331E
, H01L27/06 102A
, H01L27/04 F
Fターム (62件):
5F038AC05
, 5F038AC19
, 5F038CA02
, 5F038CD15
, 5F038DF01
, 5F038DF08
, 5F038DF17
, 5F038EZ03
, 5F038EZ06
, 5F038EZ20
, 5F048AB04
, 5F048AB10
, 5F048AC04
, 5F048AC10
, 5F048BA16
, 5F048BB03
, 5F048BD10
, 5F048BF15
, 5J055AX05
, 5J055BX16
, 5J055CX27
, 5J055DX12
, 5J055DX56
, 5J055DX62
, 5J055DX72
, 5J055DX83
, 5J055EX01
, 5J055EX02
, 5J055EX07
, 5J055EY10
, 5J055EY21
, 5J055EZ07
, 5J055EZ12
, 5J055EZ18
, 5J055EZ20
, 5J055EZ55
, 5J055FX05
, 5J055FX12
, 5J055FX18
, 5J055FX19
, 5J055FX20
, 5J055FX28
, 5J055FX37
, 5J055GX01
, 5J055GX02
, 5J055GX07
, 5J055GX08
, 5J056AA04
, 5J056AA37
, 5J056BB12
, 5J056CC21
, 5J056CC29
, 5J056DD12
, 5J056DD29
, 5J056DD51
, 5J056EE06
, 5J056FF06
, 5J056FF07
, 5J056FF08
, 5J056GG07
, 5J056GG09
, 5J056KK02
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (2件)
前のページに戻る