特許
J-GLOBAL ID：201203051316455519
多重層巡回冗長検査コードを使用する無線通信装置
マイケル イー.バックリー
, マイケル イー.バックリー について
ユフェイ ダブリュ.ブランケンシップ
, ユフェイ ダブリュ.ブランケンシップ について
ブライアン ケイ.クラッソン
, ブライアン ケイ.クラッソン について
アジト ニンバルカー
, アジト ニンバルカー について
ケネス エイ.スチュアート
ケネス エイ.スチュアート について
出願人/特許権者：
モトローラ モビリティ エルエルシー
モトローラ モビリティ エルエルシー について
代理人 (1件)： 本田 淳
公報種別：公開公報
出願番号（国際出願番号）：特願2012-133596
公開番号（公開出願番号）：特開2012-195956
出願日： 2012年06月13日
公開日（公表日）： 2012年10月11日
要約：
【課題】CRCチェックの両レベルにおいて検出されないエラーイベントを減らす。【解決手段】伝送ブロックに対し第1CRCパリティビットブロックを生成し伝送ブロックへの第1CRCパリティビットブロックを関連付ける第1CRC符号器と;関連付け後に伝送ブロックを複数のコードブロックに分けるセグメント化器と;それぞれコードブロックに対し第2CRCパリティビットブロックを生成しそれぞれコードブロックへの第2CRCパリティビットブロックを関連付ける第2符号器とを含む無線通信装置。第1及び第2CRCパリティビットブロックは第1及び第2生成多項式にそれぞれ基づく。第1生成多項式と第2生成多項式は異なりうる。伝送ブロックはセグメント化前にインターリーブされるか、コードブロックは第2CRCパリティビットブロックで符号化される前にインターリーブされる。【選択図】 図2
請求項（抜粋）：
伝送ブロックに対し第1CRCパリティビットブロックを生成し、そして前記伝送ブロックへの前記第1CRCパリティビットブロックの関連付けを行なうように構成された第1CRC符号器であって、前記第1CRCパリティビットブロックは第1生成多項式に基づくことと;
第1CRC符号器に接続された入力部を有するセグメント化器であって、前記セグメント化器は、前記関連付けの後に前記伝送ブロックを、複数のコードブロックに分けるように構成されることと;
それぞれ前記コードブロックに対し第2CRCパリティビットブロックを生成するように構成された第2CRC符号器であって、前記第2CRCパリティビットブロックのそれぞれは、前記第1生成多項式とは異なる第2生成多項式に基づき、前記第2CRC符号器は、それぞれ前記コードブロックへの前記第2CRCパリティビットブロックの関連付けを行ない、それぞれ前記コードブロックに関連付けられた前記第2CRCパリティビットブロックは、対応する前記コードブロックに基づき生成されることと;
それぞれ関連付けられた前記第2CRCパリティビットブロックを有する前記コードブロックを符号化するように構成されたチャネル符号器と
を有し、
前記第1生成多項式と前記第2生成多項式は、共通の次数を有する、
無線通信装置。
IPC (2件)：
FI (2件)：
Fターム (4件)：
引用特許：
出願人引用 (4件)
-
誤訂正検出方法
公報種別：公開公報 出願番号：特願平11-201137 出願人：富士通株式会社 -
巡回冗長検査演算方法及び巡回冗長検査演算回路
公報種別：公開公報 出願番号：特願2001-059807 出願人：日本電気株式会社 -
複数の符号化セグメントにわたる巡回冗長検査の実行
公報種別：公表公報 出願番号：特願2010-520504 出願人：パナソニック株式会社
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved