特許

J-GLOBAL ID：201203060348133504

半導体装置

発明者： 渡邊 茂
出願人/特許権者： サンケン電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2011-100276
公開番号（公開出願番号）：特開2012-234848
出願日： 2011年04月28日
公開日（公表日）： 2012年11月29日
要約：

【課題】電界効果型トランジスタと回生素子とを含み、優れたリカバリ特性によりスイッチング損失が低減された半導体装置を提供すること。【解決手段】電界効果型トランジスタと回生素子とを含み、前記電界効果型トランジスタは、第1の導電型を有する第1の半導体層と、前記第1の半導体層の表面に配置された第2導電型を有する第2の半導体層と、前記第2の半導体層の表面に配置された前記第1導電型を有する第3の半導体層と、前記第1の半導体層と前記第2の半導体層と前記第3の半導体層とに隣接するように配置された絶縁膜を介して配置されたゲート電極と、第1の金属層と、第2の金属層と、を備え、前記回生素子は、前記第1の金属層と電気的に接続されるアノード端子と、前記第2の金属層と電気的に接続されるカソード端子と、を備えることを特徴とする半導体装置。【選択図】図1

請求項（抜粋）：

電界効果型トランジスタと回生素子とを含み、 前記電界効果型トランジスタは、第1の導電型を有する第1の半導体層と、 前記第1の半導体層の表面に配置された第2導電型を有する第2の半導体層と、 前記第2の半導体層の表面に配置された前記第1導電型を有する第3の半導体層と、 前記第1の半導体層と前記第2の半導体層と前記第3の半導体層とに隣接するように配置された絶縁膜と、 前記絶縁膜を介して前記第2の半導体層に対向するように配置されたゲート電極と、 前記第2の半導体層とショットキ接合を形成するとともに前記第3の半導体層とオーミック接合を形成する第1の金属層と、 前記第1の半導体層とオーミック接合を形成する第2の金属層と、を備え、 前記ショットキ接合は、前記第1の半導体層と前記第2の半導体層とが形成するpn接合に流れる電流を阻止する整流方向を有し、 前記回生素子は、前記第1の金属層と電気的に接続されるアノード端子と、 前記第2の金属層と電気的に接続されるカソード端子と、を備えることを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 29/78 ,  H01L 29/47 ,  H01L 29/872

FI (8件)：

H01L29/78 657A ,  H01L29/78 652Q ,  H01L29/78 653A ,  H01L29/78 652B ,  H01L29/78 652C ,  H01L29/78 652M ,  H01L29/48 F ,  H01L29/78 657D

Fターム (13件)：

4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104BB01 ,  4M104BB02 ,  4M104BB09 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104DD94 ,  4M104FF04 ,  4M104FF31 ,  4M104GG09

引用特許：

審査官引用 (2件)

• 電力用半導体装置
  公報種別：公開公報   出願番号：特願2004-200584   出願人：株式会社東芝
• 電界効果半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2008-145155   出願人：サンケン電気株式会社