特許
J-GLOBAL ID:201203064107549934

ゲート信号線駆動回路及び表示装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人はるか国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2011-013512
公開番号(公開出願番号):特開2012-155106
出願日: 2011年01月25日
公開日(公表日): 2012年08月16日
要約:
【課題】回路規模の増大を抑制しつつ、ゲート信号線に出力するゲート信号の電圧品質が向上される、ゲート信号線駆動回路、及びそれを用いた表示装置の提供。【解決手段】信号ハイ期間にハイ電圧となり信号ロー期間にロー電圧となるゲート信号を、ゲート信号線に出力する、シフトレジスタ基本回路を、複数備える、ゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、信号ハイ期間に応じてオン状態となり、対応するゲート信号線に前記ハイ電圧を印加する、ゲート線ハイ電圧印加回路と、信号ロー期間に応じてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、ゲート線ロー電圧印加回路と、前記ゲート線ハイ電圧印加回路がオフされてから、前記ゲート線ロー電圧印加回路がオンされるまでの期間の、少なくとも一部においてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、第2のゲート線ロー電圧印加回路と、を備える。【選択図】図5
請求項(抜粋):
1画面表示期間のうち、信号ハイ期間にハイ電圧となり、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧となるゲート信号を、対応するゲート信号線に出力する、シフトレジスタ基本回路を、複数備える、ゲート信号線駆動回路であって、 各前記シフトレジスタ基本回路は、 前記信号ハイ期間に応じてオン状態となり、対応するゲート信号線に前記ハイ電圧を印加する、ゲート線ハイ電圧印加回路と、 前記信号ロー期間に応じてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、ゲート線ロー電圧印加回路と、 前記ゲート線ハイ電圧印加回路がオフされてから、前記ゲート線ロー電圧印加回路がオンされるまでの期間の、少なくとも一部においてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、第2のゲート線ロー電圧印加回路と、 を備える、ゲート信号線駆動回路。
IPC (3件):
G09G 3/36 ,  G09G 3/20 ,  G02F 1/133
FI (5件):
G09G3/36 ,  G09G3/20 622B ,  G09G3/20 622E ,  G09G3/20 641C ,  G02F1/133 550
Fターム (29件):
2H193ZA04 ,  2H193ZC04 ,  2H193ZC13 ,  2H193ZC24 ,  2H193ZD12 ,  2H193ZE06 ,  2H193ZF22 ,  2H193ZF23 ,  2H193ZF24 ,  2H193ZH25 ,  2H193ZQ06 ,  2H193ZQ11 ,  2H193ZQ16 ,  5C006AA16 ,  5C006AA22 ,  5C006AC22 ,  5C006BB16 ,  5C006BC03 ,  5C006FA41 ,  5C080AA10 ,  5C080BB05 ,  5C080DD22 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る