特許
J-GLOBAL ID:201203064555334167
リング発振器
発明者:
,
,
出願人/特許権者:
代理人 (2件):
今 智司
, 本庄 富雄
公報種別:公開公報
出願番号(国際出願番号):特願2011-008850
公開番号(公開出願番号):特開2012-151662
出願日: 2011年01月19日
公開日(公表日): 2012年08月09日
要約:
【課題】LSI等の半導体集積回路に組み込まれたリング発振器は、専用の電源スイッチを有しているわけではないので、それを構成するMOSトランジスタには非発振時中も通電され続けるものがある。そのため、特性が劣化し、リング発振器の発振周期が次第に増大していた。【解決手段】MOSトランジスタで構成され反転ゲートとして機能する奇数個のNAND回路を、その出力端子と他のNAND回路の第1の入力端子とを接続するというように順次接続し、全体としてリング状とする。発振出力は、任意の1つのNAND回路の出力端子から取り出す。そして、発振または非発振を制御する信号を入力する発振制御入力端子20を、各NAND回路の第2の入力端子と接続する。【選択図】図1
請求項(抜粋):
MOSトランジスタで構成され2以上の入力端子を有し反転ゲートとして機能する奇数個のゲート回路が、1つのゲート回路の出力端子と他の1つのゲート回路の第1の入力端子とを接続するというように順次接続され、全体としてリング状となるようにされ、任意の1つのゲート回路の出力端子から発振出力を取り出すよう構成されたリング発振器において、
発振または非発振を制御するための発振制御信号を入力する発振制御入力端子を、各ゲート回路の第2の入力端子と接続し、
ゲート回路中にあって発振時にオンオフして発振出力を生ぜしめるのに寄与する2つのMOSトランジスタのうちの一方が、非発振時にはオフ状態となるよう前記発振制御信号が印加される構成とした
ことを特徴とするリング発振器。
IPC (2件):
FI (2件):
Fターム (4件):
5J043AA08
, 5J043AA14
, 5J043AA25
, 5J043LL01
引用特許:
審査官引用 (6件)
-
乱数発生装置
公報種別:公開公報
出願番号:特願2003-179798
出願人:株式会社ルネサステクノロジ, 株式会社ルネサスLSIデザイン
-
周波数及びデューティ比制御可能な発振器
公報種別:公開公報
出願番号:特願2000-395608
出願人:富士通株式会社
-
特開昭62-014523
-
論理回路
公報種別:公開公報
出願番号:特願平7-313751
出願人:日本電信電話株式会社
-
特開昭57-197930
-
装置およびそれを用いたデータ処理方法
公報種別:公開公報
出願番号:特願2003-387359
出願人:株式会社日立製作所
全件表示
前のページに戻る