特許
J-GLOBAL ID：201203087066913901

シリコンエピタキシャルウェーハの製造方法

発明者：
加藤 芳春

加藤 芳春 について


出願人/特許権者：
信越半導体株式会社

信越半導体株式会社 について


代理人 (1件)： 好宮 幹夫
公報種別：公開公報
出願番号（国際出願番号）：特願2011-013951
公開番号（公開出願番号）：特開2012-156303
出願日： 2011年01月26日
公開日（公表日）： 2012年08月16日
要約：
【課題】 エピタキシャル成長中における基板からエピタキシャル層へのオートドープ量を抑制し、抵抗分布及び膜厚分布の良好なエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。【解決手段】 シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を3μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。【選択図】図1
請求項（抜粋）：
シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上10.0mΩ・cm以下であり、リンまたはヒ素がドープされている前記シリコン単結晶基板上に、成長速度を3μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
IPC (2件)：
H01L 21/205 ,  H01L 21/20
FI (2件)：
H01L21/205 ,  H01L21/20
Fターム (14件)：
5F045AA03 ,  5F045AB02 ,  5F045AC05 ,  5F045AC19 ,  5F045AD14 ,  5F045AF03 ,  5F045BB02 ,  5F045BB06 ,  5F045DA66 ,  5F045GB19 ,  5F152LL02 ,  5F152MM18 ,  5F152NN03 ,  5F152NQ03
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM