特許
J-GLOBAL ID：201203098271417471

半導体装置

発明者：
田邊 広光

田邊 広光 について

, 
河野 憲司

河野 憲司 について

, 
都築 幸夫

都築 幸夫 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人ゆうあい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-139567
公開番号（公開出願番号）：特開2012-033897
出願日： 2011年06月23日
公開日（公表日）： 2012年02月16日
要約：
【課題】FWDのVf-If特性の線形性を改善しつつ、IGBTのオン損失を低減できる半導体装置を提供する。【解決手段】n-型ドリフト層の厚みをL1、n-型ドリフト層内でのキャリアの拡散係数をD、キャリアのライフタイムをτ、IGBTおよびFWDの構造に基づいて決まる第1パラメータをk1、p型ディープウェル層の構造に基づいて決まる第2パラメータをk2、p型ディープウェル層とn-型ドリフト層の間のビルトインポテンシャル(VAK(th))に対するスナップバック電圧(VSB)の比に対して第1パラメータk1を掛けた値(k1・VSB/VAK(th))をKとして、W3≧((k2・(Dτ)1/2)2-L12)^(1/2)かつ、W2≧L1/K1/2かつW1≦α/τ1/2+βを満たすように距離W1と距離W2と距離W3を設定する。【選択図】図4
請求項（抜粋）：
セル領域に縦型の絶縁ゲート型バイポーラトランジスタ(100)が備えられると共に、該セル領域における前記絶縁ゲート型バイポーラトランジスタ(100)を囲むようにフリーホイールダイオード(200)が備えられ、さらに前記セル領域を囲む外周耐圧構造が形成された外周領域が備えられる半導体装置であって、 第1導電型のドリフト層(1)と、 前記セル領域および前記外周領域において、前記第1導電型のドリフト層(1)の裏面側に配置された第2導電型のコレクタ領域(2)と、 前記セル領域において、前記第1導電型のドリフト層(1)の裏面側における前記コレクタ領域(2)が配置されていない領域に配置された第1導電型のカソード領域(3)と、 前記ドリフト層(1)の表面側の表層部において、前記セル領域のうち前記絶縁ゲート型バイポーラトランジスタ(100)が備えられる領域および前記フリーホイールダイオード(200)が備えられる領域に形成された第2導電型のベース領域(4)と、 前記ベース領域(4)の表層部に形成された第1導電型のエミッタ領域(5)と、 前記エミッタ領域(5)と前記ドリフト層(1)の間における前記ベース領域(4)の表面に形成されたゲート絶縁膜(7)と、 前記ゲート絶縁膜(7)の上に形成されたゲート電極(8)と、 前記ドリフト層(1)の表面側の表層部において、前記セル領域のうち前記フリーホイールダイオード(200)が備えられる領域に形成され、前記ベース領域(4)の外周を囲みつつ、前記ベース領域(4)と接続され、前記ベース領域(4)よりも高不純物濃度で深くされた第2導電型のディープウェル層(13)と、 前記エミッタ領域(5)と前記ベース領域(4)および前記ディープウェル層(13)と電気的に接続された上部電極(10)と、 前記コレクタ領域(2)および前記カソード領域(3)に電気的に接続された下部電極(12)とを有し、 前記ディープウェル層(13)の外周側端部を前記ドリフト層(1)の裏面側に投影した位置より前記カソード領域(3)と前記コレクタ領域(2)との境界部までの距離をW1、前記ベース領域(4)のうち前記絶縁ゲート型バイポーラトランジスタ(100)と前記フリーホイールダイオード(200)との境界部から前記ディープウェル層(13)の外周側端部までの距離をW2、前記ディープウェル層(13)と前記ベース領域(4)との境界部を裏面側に投影した位置より前記カソード領域(3)と前記コレクタ領域(2)との境界部までの距離をW3、前記ドリフト層(1)の厚みをL1、前記ドリフト層(1)内でのキャリアの拡散係数をD、キャリアのライフタイムをτ、前記絶縁ゲート型バイポーラトランジスタ(100)および前記フリーホイールダイオード(200)の構造に基づいて決まる第1パラメータをk1、前記ディープウェル層(13)の構造に基づいて決まる第2パラメータをk2、前記ディープウェル層(13)と前記ドリフト層(1)の間のビルトインポテンシャル(VAK(th))に対するスナップバック電圧(VSB)の比に対して前記第1パラメータk1を掛けた値(k1・VSB/VAK(th))をKとすると、 距離W1と距離W2および距離W3は、 W3≧((k2・(Dτ)1/2)2-L12)^(1/2) かつ、 W2≧L1/K1/2 ただし、K≧2.5 かつ W2-W1≧10μm を満たす値とされていることを特徴とする半導体装置。
IPC (3件)：
H01L 27/04 ,  H01L 29/78 ,  H01L 29/739
FI (4件)：
H01L29/78 657D ,  H01L29/78 655F ,  H01L29/78 653A ,  H01L29/78 652S
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2009-028530   出願人：富士電機システムズ株式会社, 株式会社デンソー
  • 絶縁ゲート型半導体装置
    公報種別：公開公報   出願番号：特願平6-237475   出願人：三洋電機株式会社
審査官引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2009-028530   出願人：富士電機システムズ株式会社, 株式会社デンソー
  • 絶縁ゲート型半導体装置
    公報種別：公開公報   出願番号：特願平6-237475   出願人：三洋電機株式会社

前のページに戻る

TOP

BOTTOM