特許
J-GLOBAL ID：201203099102613934
メモリデータ読み出し回路
発明者：
,
出願人/特許権者：
代理人 (2件)：
平山 一幸
, 篠田 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2011-096652
公開番号（公開出願番号）：特開2012-230725
出願日： 2011年04月23日
公開日（公表日）： 2012年11月22日
要約：
【課題】大きな読み出し信号が得られるメモリデータ読み出し回路を提供する。【解決手段】少なくとも1つの記憶用抵抗素子13と少なくとも1つの選択トランジスタ14と、を含むメモリセル10から記憶されたデータを読み出すメモリデータ読み出し回路1であって、メモリセル1にデータを書き込みまたは読み出しするビット線(BL1、BL2)の動作点電位を設定する手段30と、メモリセル10からの読み出しデータを増幅する差動アンプ20の入力(D1、D2)の動作点電位を設定するための手段40と、ビット線と差動アンプ20の入力とを互いに接続する手段40と、を備えている。従来のメモリデータ読み出し回路に比較して大きな読み出し信号が得られる。【選択図】図1
請求項（抜粋）：
少なくとも1つの記憶用抵抗素子と少なくとも1つの選択トランジスタと、を含むメモリセルから記憶されたデータを読み出すメモリデータ読み出し回路であって、
上記メモリセルにデータを書き込みまたは読み出しするビット線の動作点電位を設定する手段と、
上記メモリセルからの読み出しデータを増幅する差動アンプの入力の動作点電位を設定するための手段と、
上記ビット線と上記差動アンプの入力とを互いに接続する手段と、
を備えることを特徴とする、メモリデータ読み出し回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
