文献

J-GLOBAL ID：201302252926156156   整理番号：13A1389679

80秒間で80000MOSFETsに対して10aAの非常に低いゲート漏れ電流を測定するテスト回路

A Test Circuit for Extremely Low Gate Leakage Current Measurement of 10aA for 80000 MOSFETs in 80s

著者 (7件)： INATSUKA Takuya (Tohoku Univ., Sendai, JPN) ,  KUMAGAI Yuki (LAPIS Semiconductor Miyagi Co., Ltd., Ohira, JPN) ,  KURODA Rihito (Tohoku Univ., Sendai, JPN) ,  TERAMOTO Akinobu (Tohoku Univ., Sendai, JPN) ,  SUWA Tomoyuki (Tohoku Univ., Sendai, JPN) ,  SUGAWA Shigetoshi (Tohoku Univ., Sendai, JPN) ,  OHMI Tadahiro (Tohoku Univ., Sendai, JPN)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 26  号： 3  ページ： 288-295  発行年： 2013年08月 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *MOSFET ,  *漏れ電流 ,  ゲート【半導体】 ,  テスト構造 ,  フラッシュメモリ ,  超LSI ,  スケーリング【計数】
準シソーラス用語： SILC ,  *ゲート漏れ電流 ,  テスト回路

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (2件)： ゲート漏れ電流 ,  テスト回路