文献

J-GLOBAL ID：201302258506643726   整理番号：13A0026357

トンネル型トランジスタを用いたシステムLSIとSEAセル型DRAMの設計法

Design method of system LSI and SEA cell type DRAM with tunneling type transistor

著者 (2件)： 鈴木良輔 (湘南工科大 大学院) ,  渡辺重佳 (湘南工科大 大学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 290(SDM2012 98-114)  ページ： 75-80  発行年： 2012年11月08日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 低消費電力型デバイスであるトンネル型トランジスタを用いたシステムLSIの設計法をインバータ,NAND回路,全加算器等を用いて検討した。平面構造のトンネル型トランジスタを用いた場合には従来の平面構造CMOSトランジスタを用いた場合より,パターン面積が大きくなる問題がある。パターン面積を縮小するためにはFinFET型のトンネル型トランジスタの導入が有効である。また,SEAセルを用いた新しい低電力なDRAMメモリセルに関しても新たに検討した。(著者抄録)

シソーラス用語： *消費電力 ,  *超LSI ,  *DRAM ,  NAND回路 ,  インバータ ,  加算器 ,  平面構造 ,  FET【トランジスタ】
準シソーラス用語： FinFET ,  *システムLSI ,  全加算器 ,  *低消費電力

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (12件)：

• Nl a d r i Narayan Mojumder. Band-to-Band Tunneling Ballistic Nanowire FET:C i r f f f ^ o m p a t i b l e Device Modeling and Design of Ultra-Low-Power Digital Circuits and Memories. IF.KE Trans. Electron Devices. 2009, 56, 10
• Hisamoto, D. FinFET-A self-aligned double gate MOSFET scar able bevond 20nm. IEEE Trans.Electron Devices. 2000, 47, 12, 2320-2325
• Wu, Xusheng. A Three-Dimensional Stacked 1 Fin-CMOS Technology for High-Density ULS__I Circuits. IEEE Trans. Electron Devices. 2005, 52, 9
• Chiang, Meng-Hsueh. High-Density Reduced-Stack Logic Circuit TechniqueMflsing Independent-Gate Controlled Double-Gate Devices,:. IEEE Trans. Electron Devices. 2006, 53, 9
• 廣島佑. トをもつダ童愈ルゲートトランジスタによるシステムL S ?の新レィアウト設計法. 信学論( C ). 2009, J92, 1, 18-25

タイトルに関連する用語 (7件)： トンネル ,  トランジスタ ,  システムLSI ,  SEA ,  セル ,  DRAM ,  設計法