オンチップ成端

発明者： , ,
出願人/特許権者：
代理人 (4件)：山川政樹 , 山川茂樹 , 黒川弘朗 , 西山修
公報種別：特許公報
出願番号（国際出願番号）：特願2000-592935
特許番号：特許第5313418号
出願日： 1999年12月10日
請求項（抜粋）：

【請求項1】第1電源ノードと第1ノードの間に結合され、少なくとも1つの制御端子を有する第1オン・ダイ可変インピーダンス装置と、第1電源ノードと第2ノードの間に結合され、少なくとも1つの制御端子を有する第2オン・ダイ可変インピーダンス装置と、前記第2オン・ダイ可変インピーダンス装置の前記少なくとも1つの制御端子と第1の分圧器を形成するように第2ノードと接地の間に結合された外付け精密抵抗経路と、入力端子および少なくとも1つの出力端子を有するオン・ダイ・インピーダンス制御回路であって、前記オン・ダイ・インピーダンス制御回路は入力端子と少なくとも1つの出力端子を有し、前記入力端子は第2ノードに結合され、かつ前記出力端子は前記第1および第2オン・ダイ可変インピーダンス装置の対応する前記制御端子に結合され、そして前記オン・ダイ・インピーダンス制御回路は少なくとも2つの入力端子を有するコンパレータと、前記コンパレータの出力端子に結合された状態機械(430)とを備える、オン・ダイ・インピーダンス制御回路であって、前記コンパレータの前記入力端子の一方に、低域フィルタ(422、424)を介して前記第1の分圧器(410、416)の第2ノード(412)を結合するとともに、前記コンパレータの前記入力端子の他方に、前記第1電源ノードと接地との間で直列に結合された2つの抵抗を有する第2の分圧器(418、420)の該2つの抵抗の間のノード(434)を結合し、前記コンパレータの出力端子の出力を、前記コンパレータの出力端子を周期的に前記低域フィルタのRC時定数の半分に等しいかまたはそれより小さいサンプリング周期でサンプルするように構成される前記状態機械(430)を介して、前記第1および第2オン・ダイ可変インピーダンス装置のそれぞれの前記少なくとも一つの制御端子(402、410)に結合して前記第1および第2オン・ダイ可変インピーダンス装置のインピーダンスを制御するオン・ダイ・インピーダンス制御回路とを備える回路。

IPC (2件)：

H03H 11/28 ( 200 6.01) , H04L 25/02 ( 200 6.01)

FI (2件)：

H03H 11/28 , H04L 25/02 F

引用特許：

審査官引用 (6件)

デジタル制御回路
公報種別：公開公報出願番号：特願平4-188872 出願人：エイ・ティ・アンド・ティ・コーポレーション
終端回路網及び制御回路
公報種別：公表公報出願番号：特願平7-522850 出願人：テレフオンアクチーボラゲツトエルエムエリクソン
接続装置
公報種別：公表公報出願番号：特願平7-524580 出願人：テレフオンアクチーボラゲツトエルエムエリクソン

全件表示

前のページに戻る