SRAM装置

発明者： ,
出願人/特許権者：
代理人 (6件)：勝沼宏仁 , 佐藤泰和 , 川崎康 , 関根毅 , 赤岡明 , 出口智也
公報種別：公開公報
出願番号（国際出願番号）：特願2011-139603
公開番号（公開出願番号）：特開2013-008795
出願日： 2011年06月23日
公開日（公表日）： 2013年01月10日
要約：

【課題】低消費電力でより安定して動作することが可能なSRAM装置を提供する。【解決手段】SRAM装置100は、非反転出力端子Qおよび反転出力端子/Qを有するフリップフロップ回路FFを備える。非反転出力端子と第1のビット線bitとの間に、非反転出力端子側から第1のビット線側への方向に電流が流れる第1のトンネルトランジスタT1を備える。非反転出力端子と第1のビット線との間で、第1のビット線側から非反転出力端子側への方向に電流が流れる第2のトンネルトランジスタT2を備える。反転出力端子と第2のビット線bitbとの間に、反転出力端子側から第2のビット線側への方向に電流が流れる第3のトンネルトランジスタt3を備える。反転出力端子と第2のビット線との間で、第2のビット線側から反転出力端子側への方向に電流が流れる第4のトンネルトランジスタt4を備える。【選択図】図2

請求項（抜粋）：

非反転出力端子および反転出力端子を有するフリップフロップ回路と、前記非反転出力端子と第1のビット線との間に接続され、オンすることにより前記非反転出力端子側から前記第1のビット線側への方向に電流が流れることが可能な第1のトンネルトランジスタと、前記非反転出力端子と前記第1のビット線との間で、前記第1のトンネルトランジスタと並列に接続され、オンすることにより前記第1のビット線側から前記非反転出力端子側への方向に電流が流れることが可能な第2のトンネルトランジスタと、前記反転出力端子と第2のビット線との間に接続され、オンすることにより前記反転出力端子側から前記第2のビット線側への方向に電流が流れることが可能な第3のトンネルトランジスタと、前記反転出力端子と前記第2のビット線との間で、前記第3のトンネルトランジスタと並列に接続され、オンすることにより前記第2のビット線側から前記反転出力端子側への方向に電流が流れることが可能な第4のトンネルトランジスタと、を備え、前記第1のトンネルトランジスタは、前記第2のトンネルトランジスタよりも、駆動力が高く、前記第3のトンネルトランジスタは、前記第4のトンネルトランジスタよりも、駆動力が高いことを特徴とするSRAM装置。

IPC (3件)：

H01L 21/824 , H01L 27/11 , G11C 11/412

FI (2件)：

H01L27/10 381 , G11C11/40 301

Fターム (24件)：

5B015HH01 , 5B015HH03 , 5B015HH04 , 5B015JJ02 , 5B015JJ15 , 5B015JJ45 , 5B015KA04 , 5B015KA13 , 5B015QQ01 , 5F083BS03 , 5F083BS04 , 5F083BS16 , 5F083BS27 , 5F083BS29 , 5F083BS35 , 5F083BS50 , 5F083GA05 , 5F083GA11 , 5F083GA15 , 5F083HA02 , 5F083LA02 , 5F083LA21 , 5F083MA06 , 5F083MA19

引用特許：

審査官引用 (4件)

半導体記憶装置
公報種別：公開公報出願番号：特願2007-182972 出願人：パナソニック株式会社
特開平4-206661
トンネルトランジスタ
公報種別：公開公報出願番号：特願平6-053470 出願人：日本電気株式会社

全件表示

引用文献：

審査官引用 (1件)

A novel Si-Tunnel FET based SRAM design for ultra low-power 0.3V VDD applications

前のページに戻る