ドライバ

発明者： ,
出願人/特許権者： ,
代理人 (2件)：秋田収喜 , 近野恵一
公報種別：公開公報
出願番号（国際出願番号）：特願2013-098103
公開番号（公開出願番号）：特開2013-210646
出願日： 2013年05月08日
公開日（公表日）： 2013年10月10日
要約：

【課題】ドライバの出力端子数が増加しても、半導体集積回路装置内部の配線層による電圧降下を防止する。【解決手段】第1の配線層と第2の配線層とが形成されたフィルム基板と、前記フィルム基板上にチップオンフィルム方式で実装された半導体チップとを有し、前記第1の配線層は、前記フィルム基板の外周に形成される入力端子に接続されており、前記第2の配線層は、前記半導体チップの複数の端子間に接続されており、前記第1の配線層と前記第2の配線層とは接続されており、前記第1の配線層と前記第2の配線層とを介して、前記半導体チップの電源、或いはクロックが伝達され、前記第2の配線層が、前記半導体チップと前記フィルム基板との間に形成されている。【選択図】図22

請求項（抜粋）：

第1の配線層と第2の配線層とが形成されたフィルム基板と、前記フィルム基板上にチップオンフィルム方式で実装された半導体チップとを有し、前記第1の配線層は、前記フィルム基板の外周に形成される入力端子に接続されており、前記第2の配線層は、前記半導体チップの複数の端子間に接続されており、前記第1の配線層と前記第2の配線層とは接続されており、前記第1の配線層と前記第2の配線層とを介して、前記半導体チップの電源、或いはクロックが伝達され、前記第2の配線層が、前記半導体チップと前記フィルム基板との間に形成されていることを特徴とするドライバ。

IPC (5件)：

G09G 3/36 , G09G 3/20 , G09F 9/00 , G02F 1/134 , G02F 1/133

FI (8件)：

G09G3/36 , G09G3/20 622B , G09G3/20 623B , G09G3/20 680G , G09G3/20 621M , G09F9/00 346A , G02F1/1345 , G02F1/133 505

Fターム (69件)：

2H092GA41 , 2H092GA51 , 2H092GA60 , 2H092JA24 , 2H092JB22 , 2H092JB31 , 2H092JB42 , 2H092JB68 , 2H092JB69 , 2H092JB77 , 2H092MA57 , 2H092NA16 , 2H092NA27 , 2H092NA28 , 2H092NA30 , 2H092PA06 , 2H193ZA04 , 2H193ZA06 , 2H193ZA07 , 2H193ZB06 , 2H193ZC13 , 2H193ZC25 , 2H193ZD23 , 2H193ZF03 , 2H193ZF05 , 2H193ZF21 , 2H193ZF31 , 2H193ZF35 , 2H193ZF36 , 2H193ZF42 , 2H193ZP03 , 5C006AA16 , 5C006AA22 , 5C006AC27 , 5C006AC28 , 5C006AF44 , 5C006BB16 , 5C006BC03 , 5C006BC06 , 5C006BC12 , 5C006BF03 , 5C006BF04 , 5C006BF24 , 5C006BF25 , 5C006BF26 , 5C006BF27 , 5C006BF34 , 5C006BF43 , 5C006BF46 , 5C006EB01 , 5C006FA37 , 5C006FA51 , 5C080AA10 , 5C080BB05 , 5C080CC03 , 5C080DD15 , 5C080DD26 , 5C080DD27 , 5C080EE29 , 5C080EE30 , 5C080FF11 , 5C080GG11 , 5C080JJ01 , 5C080JJ02 , 5C080JJ03 , 5G435AA16 , 5G435BB12 , 5G435EE37 , 5G435EE40

引用特許：

審査官引用 (7件)

半導体用パッケージ
公報種別：公開公報出願番号：特願平8-072253 出願人：株式会社東芝
特開昭54-133878
半導体装置
公報種別：公開公報出願番号：特願平6-010263 出願人：松下電子工業株式会社

全件表示

前のページに戻る