特許
J-GLOBAL ID:201303013342636732
半導体装置
発明者:
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2013-086219
公開番号(公開出願番号):特開2013-201436
出願日: 2013年04月17日
公開日(公表日): 2013年10月03日
要約:
【課題】薄膜トランジスタの製造工程における不特定な要因によって、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。0Vからシフトする値が大きい場合には、駆動電圧の増大を招き、結果として半導体装置の消費電力を増加させてしまう。【解決手段】酸化物半導体層を覆う第1の保護絶縁膜として平坦性のよい樹脂層を形成した後、樹脂層上に第2の保護絶縁膜としてスパッタ法またはプラズマCVD法を用いて低パワー条件で成膜される第2の保護絶縁膜を形成する。さらに、しきい値電圧を所望の値に制御するため、酸化物半導体層の上下にゲート電極を設ける。【選択図】図1
請求項(抜粋):
基板上方に第1の導電膜と、
前記第1の導電膜上方に第1の絶縁膜と、
前記第1の絶縁膜上方に酸化物半導体膜と、
前記半導体膜上方に第2の絶縁膜と、
前記第2の絶縁膜上方に第2の導電膜と、
前記第2の導電膜上方に第3の絶縁膜と、
前記第3の絶縁膜上方に第3の導電膜と、を有する半導体装置であって、
前記第1の導電膜と、前記第1の絶縁膜と、前記第2の絶縁膜と、前記第2の導電膜と、前記第3の絶縁膜と、前記第3の導電膜と、が重なる領域を有することを特徴とする半導体装置。
IPC (2件):
FI (4件):
H01L29/78 617N
, H01L29/78 618B
, H01L29/78 617U
, G02F1/1368
Fターム (104件):
2H192AA24
, 2H192CB05
, 2H192CB06
, 2H192CB37
, 2H192CB71
, 2H192CC32
, 2H192CC72
, 2H192DA12
, 2H192EA28
, 2H192EA67
, 2H192EA74
, 2H192FB02
, 2H192FB22
, 2H192FB46
, 2H192HA13
, 2H192HA14
, 2H192HA32
, 2H192HA82
, 2H192JA06
, 2H192JA13
, 2H192JA17
, 2H192JA23
, 2H192JA25
, 2H192JA32
, 2H192JA64
, 5F110AA04
, 5F110AA08
, 5F110AA14
, 5F110BB02
, 5F110BB09
, 5F110BB10
, 5F110CC07
, 5F110DD02
, 5F110DD14
, 5F110DD15
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE07
, 5F110EE14
, 5F110EE15
, 5F110EE25
, 5F110EE30
, 5F110EE38
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF25
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110GG01
, 5F110GG07
, 5F110GG15
, 5F110GG25
, 5F110GG26
, 5F110GG28
, 5F110GG29
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK08
, 5F110HK18
, 5F110HK21
, 5F110HK22
, 5F110HK32
, 5F110HK33
, 5F110HL01
, 5F110HL03
, 5F110HL04
, 5F110HM05
, 5F110NN03
, 5F110NN04
, 5F110NN05
, 5F110NN12
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN36
, 5F110NN44
, 5F110NN46
, 5F110NN49
, 5F110NN71
, 5F110NN72
, 5F110NN73
, 5F110QQ02
, 5F110QQ06
, 5F110QQ08
, 5F110QQ09
, 5F110QQ19
引用特許:
前のページに戻る