特許
J-GLOBAL ID:201303013863666549
半導体ナノデバイス
発明者:
,
出願人/特許権者:
代理人 (5件):
土井 健二
, 林 恒徳
, 眞鍋 潔
, 柏谷 昭司
, 渡邊 弘一
公報種別:公開公報
出願番号(国際出願番号):特願2011-251838
公開番号(公開出願番号):特開2013-110160
出願日: 2011年11月17日
公開日(公表日): 2013年06月06日
要約:
【課題】 半導体ナノデバイスに関し、基板上における臨界膜厚を超えた厚さの歪のある半導体薄膜を形成してデバイス領域とする。【解決手段】 長径が1μm未満の半導体ナノワイヤコアと、前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが1%以上異なる半導体材料からなり、且つ、膜厚t〔nm〕と歪ε〔%〕とが、-0.720+0.0988ε-1.2<t≦-0.705+0.227ε-1.2の関係を満たす少なくとも一層の半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域とする。【選択図】 図1
請求項(抜粋):
基板と、
前記基板上に前記基板の成長面に対して垂直方向に延在し、長径が1μm未満の半導体ナノワイヤコアと、
前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが1%以上異なる半導体材料からなり、且つ、膜厚t〔nm〕と歪ε〔%〕とが、
-0.720+0.0988ε-1.2<t≦-0.705+0.227ε-1.2
の関係を満たす少なくとも一層の半導体薄膜とを有し、
前記半導体ナノワイヤコアと前記半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域としたことを特徴とする半導体ナノデバイス。
IPC (7件):
H01S 5/343
, H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 21/337
, H01L 29/808
, B82Y 20/00
FI (4件):
H01S5/343
, H01L29/80 H
, H01L29/80 V
, B82Y20/00
Fターム (19件):
5F102GB04
, 5F102GC07
, 5F102GC09
, 5F102GD10
, 5F102GJ05
, 5F102GL04
, 5F102GM06
, 5F102GQ01
, 5F102GR01
, 5F102GR11
, 5F102GS03
, 5F102GV07
, 5F102HC01
, 5F173AF03
, 5F173AH13
, 5F173AK22
, 5F173AL12
, 5F173AP05
, 5F173AR99
引用特許:
前のページに戻る