特許
J-GLOBAL ID：201303020971084471
半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：特許公報
出願番号（国際出願番号）：特願2008-054258
公開番号（公開出願番号）：特開2009-212321
特許番号：特許第5071981号
出願日： 2008年03月05日
公開日（公表日）： 2009年09月17日
請求項（抜粋）：
【請求項1】 半導体基板に対して、第1の障壁層、電荷蓄積層、第2の障壁層、およびゲート電極が順次積層された構造を有し、前記第1および第2の障壁層はA12O3からなり、前記電荷蓄積層はAl原子を過剰に含有するA12O3からなり、前記電荷蓄積層が該Al原子を過剰に含有することで前記電荷蓄積層に局在準位を生成し該局在準位に電子を蓄積させるようにした半導体メモリであって、
前記電荷蓄積層は、P原子、Si原子又はGe原子がドーピングされていることを特徴とする半導体メモリ。
IPC (5件)：
H01L 29/792 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
, H01L 21/8247 ( 200 6.01)
H01L 29/78 371
, H01L 27/10 434
