特許
J-GLOBAL ID：200903020012823726

不揮発性半導体記憶装置

発明者：
安田 直樹

安田 直樹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-257754
公開番号（公開出願番号）：特開2008-078504
出願日： 2006年09月22日
公開日（公表日）： 2008年04月03日
要約：
【課題】絶縁膜電荷蓄積層を有するメモリセルの閾値電圧分布を、NAND型フラッシュメモリの動作において要求される閾値電圧の範囲に合致させる。【解決手段】電気的に情報の書き込みが可能なメモリセルを有する不揮発性半導体記憶装置であって、メモリセルは、半導体基板101の表面部のソース・ドレイン拡散層108間のチャネル上に形成された第1絶縁膜102と、第1絶縁膜102上に形成され、Si,Ge,Ga,Alの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物からなる電荷蓄積層103と、電荷蓄積層103上に形成されたn型ドーパント不純物を含む材料であって、Si,Ge,Ga,Alの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物からなるドナー層104と、ドナー層104上に形成された第2絶縁膜105と、第2絶縁膜105上に形成された制御ゲート電極106とを備えている。【選択図】 図7
請求項（抜粋）：
電気的に情報の書き込み・消去・読み出しが可能なメモリセルを有する不揮発性半導体記憶装置であって、前記メモリセルは、 半導体基板の表面部に離間して形成されたソース・ドレイン拡散層と、 前記ソース・ドレイン拡散層の間のチャネル上に形成された第1絶縁膜と、 前記第1絶縁膜上に形成された材料であって、Si,Ge,Ga,Alの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物で形成された電荷蓄積層と、 前記電荷蓄積層上に形成されたn型ドーパント不純物を含む材料であって、Si,Ge,Ga,Alの中から選ばれた少なくとも一つを含む酸化物又は酸窒化物で形成されたドナー層と、 前記ドナー層上に形成された第2絶縁膜と、 前記第2絶縁膜上に形成された制御ゲート電極と、 を具備したことを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (25件)：
5F083EP17 ,  5F083EP18 ,  5F083EP44 ,  5F083EP56 ,  5F083EP76 ,  5F083ER22 ,  5F083GA11 ,  5F083GA27 ,  5F083JA01 ,  5F083JA05 ,  5F083JA12 ,  5F083JA19 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083NA01 ,  5F083PR03 ,  5F083PR07 ,  5F083PR40 ,  5F101BA45 ,  5F101BA48 ,  5F101BD34 ,  5F101BE07 ,  5F101BH06 ,  5F101BH14
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM