特許
J-GLOBAL ID：201303025095009051
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-122267
公開番号（公開出願番号）：特開2013-064724
出願日： 2012年05月29日
公開日（公表日）： 2013年04月11日
要約：
【課題】 厚い半導体層に幅の狭いトレンチを形成する際に、半導体の残渣を生じることなくトレンチを形成することが可能な技術を提供する。【解決手段】 本明細書では、半導体層にトレンチが形成された半導体装置を開示する。その半導体装置では、前記半導体層において、前記トレンチの幅が急変する箇所に、前記トレンチの幅の急変を補償する補償パターンが形成されている。上記の半導体装置では、半導体層において、トレンチの幅が急変する箇所に補償パターンが形成されているので、ディープRIE法によってトレンチ加工を行う際に、半導体の残渣の原因となる急峻な傾斜部の発生を抑制することができる。これによって、厚い半導体層に幅の狭いトレンチを形成する際に、半導体の残渣が発生することを防止することができる。【選択図】 図4
請求項（抜粋）：
半導体層にトレンチが形成された半導体装置であって、
前記半導体層において、前記トレンチの幅が急変する箇所に、前記トレンチの幅の急変を補償する補償パターンが形成されている半導体装置。
IPC (3件)：
G01P 15/125
, G01P 15/18
, H01L 29/84
G01P15/125 Z
, G01P15/00 K
, H01L29/84 Z
4M112AA02
, 4M112BA07
, 4M112CA21
, 4M112CA22
, 4M112CA24
, 4M112CA31
, 4M112CA34
, 4M112DA03
, 4M112DA04
, 4M112DA09
, 4M112DA15
, 4M112DA18
, 4M112EA03
, 4M112EA06
, 4M112EA18
, 4M112FA20
, 4M112GA03
