特許
J-GLOBAL ID：201303027842274773

半導体装置

発明者：
白石 正樹

白石 正樹 について

, 
宇野 友彰

宇野 友彰 について

, 
松浦 伸悌

松浦 伸悌 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2013-142925
公開番号（公開出願番号）：特開2013-236095
出願日： 2013年07月08日
公開日（公表日）： 2013年11月21日
要約：
【課題】半導体装置の電源電圧の変換効率を向上させる。【解決手段】ハイサイドスイッチ用のパワーMOS・FETとローサイドスイッチ用のパワーMOS・FETとが直列に接続された回路を有する非絶縁型DC-DCコンバータにおいて、ローサイドスイッチ用のパワーMOS・FETと、そのローサイドスイッチ用のパワーMOS・FETに並列に接続されるショットキーバリアダイオードD1とを同一の半導体チップ5b内に形成した。ショットキーバリアダイオードD1の形成領域SDRを半導体チップ5bの短方向の中央に配置し、その両側にローサイドのパワーMOS・FETの形成領域を配置した。また、半導体チップ5bの主面の両長辺近傍のゲートフィンガ6aから中央のショットキーバリアダイオードD1の形成領域SDRに向かって、その形成領域SDRを挟み込むように複数本のゲートフィンガ6bを延在配置した。【選択図】図10
請求項（抜粋）：
1対の長辺及び1対の短辺を有し、且つ、複数のパワーMOSFETが形成された複数の第1領域及びショットキーバリアダイオードが形成された第2領域を有する半導体基板を有する半導体装置であって、 前記複数のパワーMOSFETの各々はゲート電極、ソース領域及びドレイン領域を含み、 前記ショットキーバリアダイオードはアノード電極及びカソード電極を含み、 前記半導体基板上には、前記ゲート電極と電気的に接続し、且つ、前記1対の長辺及び前記1対の短辺に沿って前記第1領域及び前記第2領域を平面的に囲む第1メタル層が形成されており、 前記複数の第1領域上及び前記第2領域上には、前記ソース領域及び前記アノード電極と電気的に接続する第2メタル層が形成されており、 前記第2領域は、前記1対の長辺に沿う方向の長さが前記1対の短辺に沿う方向の長さよりも長くなるように配置されている半導体装置。
IPC (10件)：
H01L 27/04 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 25/18 ,  H01L 25/04
FI (12件)：
H01L29/78 657D ,  H01L29/78 652Q ,  H01L29/78 653A ,  H01L29/78 652S ,  H01L29/78 652J ,  H01L29/78 652D ,  H01L29/78 658B ,  H01L29/78 652F ,  H01L27/06 102A ,  H01L27/08 102E ,  H01L29/48 F ,  H01L25/04 Z
Fターム (24件)：
4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB09 ,  4M104BB13 ,  4M104FF01 ,  4M104FF02 ,  4M104FF17 ,  4M104GG03 ,  4M104GG09 ,  4M104GG14 ,  4M104GG18 ,  4M104HH20 ,  5F048AC06 ,  5F048AC10 ,  5F048BA06 ,  5F048BB19 ,  5F048BC03 ,  5F048BC12 ,  5F048BD06 ,  5F048BD09 ,  5F048BF16 ,  5F048BG12 ,  5F048CB06
引用特許：
審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-329620   出願人：株式会社日立製作所
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-186606   出願人：株式会社東芝
  • 半導体装置
    公報種別：公開公報   出願番号：特願2002-211019   出願人：株式会社ルネサステクノロジ

前のページに戻る

TOP

BOTTOM