特許
J-GLOBAL ID:201303028568061861

半導体装置および半導体装置の制御方法

発明者:
出願人/特許権者:
代理人 (2件): 速水 進治 ,  天城 聡
公報種別:公開公報
出願番号(国際出願番号):特願2011-237272
公開番号(公開出願番号):特開2013-012285
出願日: 2011年10月28日
公開日(公表日): 2013年01月17日
要約:
【課題】信頼性を確保しつつ、高速動作を実現することができる半導体装置を提供する。【解決手段】抵抗変化素子10を有するメモリセル11と、メモリセル11に印加する電圧を制御する制御部80と、を備え、抵抗変化素子10は、第1の金属材料を含有する下部電極14と、第2の金属材料を含有する上部電極16と、酸素を含有する絶縁膜12と、を有しており、第1の金属材料は、第2の金属材料よりも規格化酸化物生成エネルギーが大きく、制御部80は、絶縁膜12の抵抗値を高抵抗化させる動作時および低抵抗化させる動作時において上部電極16に正電圧を印加し、絶縁膜12の抵抗値を読み出す動作時において下部電極14に正電圧を印加する。【選択図】図1
請求項(抜粋):
抵抗変化素子を有するメモリセルと、 前記メモリセルに印加する電圧を制御する制御部と、 を備え、 前記抵抗変化素子は、 第1の金属材料を含有する第1の電極と、 第2の金属材料を含有する第2の電極と、 前記第1の電極と前記第2の電極との間に設けられ、第3の金属材料を含有し、かつ酸素を含有する絶縁膜と、 を有しており、 前記第1の金属材料は、前記第2の金属材料よりも規格化酸化物生成エネルギーが大きく、 前記制御部は、前記絶縁膜の抵抗値を高抵抗化させる動作時および低抵抗化させる動作時において前記第2の電極に正電圧を印加し、前記絶縁膜の抵抗値を読み出す動作時において前記第1の電極に正電圧を印加する半導体装置。
IPC (4件):
G11C 13/00 ,  H01L 45/00 ,  H01L 49/00 ,  H01L 27/105
FI (6件):
G11C13/00 140 ,  G11C13/00 120A ,  H01L45/00 Z ,  H01L49/00 Z ,  H01L27/10 448 ,  G11C13/00 110R
Fターム (20件):
5F083FZ10 ,  5F083GA01 ,  5F083GA21 ,  5F083HA02 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083KA01 ,  5F083LA19 ,  5F083LA21 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR40
引用特許:
審査官引用 (2件)

前のページに戻る