特許

J-GLOBAL ID：201303029335961818

半導体装置およびその製造方法

発明者： 大和田 保
出願人/特許権者： 富士通セミコンダクター株式会社
代理人 (2件)： 伊東 忠彦 ,  山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2011-265261
公開番号（公開出願番号）：特開2013-118294
出願日： 2011年12月02日
公開日（公表日）： 2013年06月13日
要約：

【課題】アモルファスカーボン膜を圧縮応力膜として使うpチャネルMOSトランジスタにおいて、レジストプロセスの際にアモルファスカーボン膜がアッシングされる問題を回避する。【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極に側壁絶縁膜を形成する工程と、前記ゲート電極および側壁絶縁膜を圧縮応力を膜応力として蓄積したアモルファスカーボン膜により覆う工程と、前記アモルファスカーボン膜を覆って、耐酸化性絶縁膜を形成する工程と、を含む。【選択図】図4F

請求項（抜粋）：

半導体基板と、 前記半導体基板上にゲート絶縁膜を介して形成されたp型のゲート電極と、 前記ゲート電極の側壁面を覆う側壁絶縁膜と、 前記半導体基板中、前記ゲート電極直下のチャネル領域から見て前記側壁絶縁膜の外側に形成されたp型のソース領域およびp型のドレイン領域と、 前記半導体基板上に形成され、少なくとも前記ゲート電極および側壁絶縁膜を覆うアモルファスカーボン膜と、 前記アモルファスカーボン膜を覆う耐酸化性絶縁膜と、 前記耐酸化性絶縁膜を覆う層間絶縁膜と、 を備えたことを特徴とする半導体装置。

IPC (12件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 21/283 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 23/532 ,  H01L 21/768 ,  H01L 21/205 ,  H01L 21/318

FI (8件)：

H01L29/78 301N ,  H01L27/08 102B ,  H01L27/08 321C ,  H01L21/283 C ,  H01L29/58 G ,  H01L21/90 K ,  H01L21/205 ,  H01L21/318 B

Fターム (122件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104CC05 ,  4M104DD05 ,  4M104DD08 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD26 ,  4M104DD78 ,  4M104DD84 ,  4M104DD91 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104EE20 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F033HH04 ,  5F033HH25 ,  5F033LL04 ,  5F033MM07 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ26 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ39 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ70 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS01 ,  5F033SS02 ,  5F033SS15 ,  5F033TT04 ,  5F033TT08 ,  5F033VV06 ,  5F033XX19 ,  5F033XX20 ,  5F045AA08 ,  5F045AB07 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045BB16 ,  5F045CA05 ,  5F045DA69 ,  5F048AA08 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BD01 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F058BA04 ,  5F058BA06 ,  5F058BA08 ,  5F058BA20 ,  5F058BC08 ,  5F058BF07 ,  5F058BJ04 ,  5F140AA01 ,  5F140AA39 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BD09 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF60 ,  5F140BG08 ,  5F140BG14 ,  5F140BG34 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK34 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CC01 ,  5F140CC02 ,  5F140CC03 ,  5F140CC08 ,  5F140CC10 ,  5F140CC13 ,  5F140CC14 ,  5F140CC15 ,  5F140CF04 ,  5F140CF07

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2009-295041   出願人：富士通セミコンダクター株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-172056   出願人：日本電気株式会社

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2009-295041   出願人：富士通セミコンダクター株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-172056   出願人：日本電気株式会社