特許
J-GLOBAL ID：201303041504663554

半導体装置

発明者：
西 義史

西 義史 について

, 
丸亀 孝生

丸亀 孝生 について

, 
石川 貴之

石川 貴之 について

, 
小山 正人

小山 正人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 酒井 宏明 ,  宮田 英毅
公報種別：公開公報
出願番号（国際出願番号）：特願2012-052186
公開番号（公開出願番号）：特開2013-187417
出願日： 2012年03月08日
公開日（公表日）： 2013年09月19日
要約：
【課題】簡易な構成で、スイッチ極性が逆のメモリスタを実現可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1メモリスタと第2メモリスタとを備える。第1メモリスタは、第1電極と第2電極と第1抵抗変化膜とを有する。第1電極は、第1材料で構成される。第2電極は第2材料で構成される。第1抵抗変化膜は、第1電極および第2電極に挟まれるとともに第1電極および第2電極の各々と接続される。第2メモリスタは、第3電極と第4電極と第2抵抗変化膜とを有する。第3電極は第3材料で構成される。第4電極は第2材料で構成される。第2抵抗変化膜は、第3電極および第4電極に挟まれるとともに第3電極および第4電極の各々に接続される。そして、第1材料の仕事関数は第2材料の仕事関数よりも小さく、第3材料の仕事関数は第2材料の仕事関数よりも大きい。【選択図】図5
請求項（抜粋）：
第1材料で構成される第1電極と、第2材料で構成される第2電極と、前記第1電極および前記第2電極に挟まれるとともに前記第1電極および前記第2電極の各々と接続される第1抵抗変化膜と、を有する第1メモリスタと、 第3材料で構成される第3電極と、前記第2材料で構成される第4電極と、前記第3電極および前記第4電極に挟まれるとともに前記第3電極および前記第4電極の各々に接続される第2抵抗変化膜と、を有する第2メモリスタと、を備え、 前記第1材料の仕事関数は、前記第2材料の仕事関数よりも小さく、前記第3材料の仕事関数は、前記第2材料の仕事関数よりも大きい、 半導体装置。
IPC (4件)：
H01L 49/00 ,  H01L 27/105 ,  H01L 27/10 ,  H01L 45/00
FI (4件)：
H01L49/00 Z ,  H01L27/10 448 ,  H01L27/10 461 ,  H01L45/00 Z
Fターム (19件)：
5F083FZ10 ,  5F083GA28 ,  5F083GA30 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA51 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083PR09 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA15
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM