特許
J-GLOBAL ID：201303043259256371

半導体装置及び半導体装置の製造方法

発明者：
小野 晋也

小野 晋也 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2012-111468
公開番号（公開出願番号）：特開2013-238718
出願日： 2012年05月15日
公開日（公表日）： 2013年11月28日
要約：
【課題】MIS容量を備え信頼性の高い半導体装置を提供する。【解決手段】基板10上に複数の容量素子が配置された半導体装置であって、前記容量素子のおのおのは、前記基板上に、下部電極11、第1絶縁層12、半導体材料からなる第1上部電極13、及び第2上部電極15が、この順に積層された構造を有し、前記第1上部電極13の端部は、第2絶縁層14で被覆され、前記第2上部電極15の端部は、前記第2絶縁層14上に配置されている。【選択図】図4
請求項（抜粋）：
基板上に複数の容量素子が配置された半導体装置であって、 前記容量素子のおのおのは、前記基板上に、下部電極、第1絶縁層、半導体材料からなる第1上部電極、及び第2上部電極が、この順に積層された構造を有し、 前記第1上部電極の端部は、第2絶縁層で被覆され、 前記第2上部電極の端部は、前記第2絶縁層上に配置されている、 半導体装置。
IPC (6件)：
G09F 9/30 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/786 ,  H01L 21/336 ,  G09F 9/00
FI (6件)：
G09F9/30 338 ,  H01L27/04 C ,  H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 612Z ,  G09F9/00 338
Fターム (43件)：
5C094AA03 ,  5C094AA21 ,  5C094AA37 ,  5C094AA43 ,  5C094AA53 ,  5C094BA03 ,  5C094BA43 ,  5C094DA13 ,  5C094DA15 ,  5C094DB04 ,  5C094EA10 ,  5C094FB14 ,  5F038AC03 ,  5F038AC05 ,  5F038AC15 ,  5F038CA02 ,  5F038CD05 ,  5F038DF01 ,  5F038EZ15 ,  5F038EZ20 ,  5F110AA14 ,  5F110BB02 ,  5F110CC07 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF05 ,  5F110GG01 ,  5F110NN02 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN28 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ08 ,  5G435AA14 ,  5G435AA17 ,  5G435BB12 ,  5G435CC09 ,  5G435KK05
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM