特許

J-GLOBAL ID：201303044030175820

HEMT装置を製造するCMOSコンパチブルな方法とそのHEMT装置

発明者： マルレーン・ファン・ホーフェ
出願人/特許権者： アイメック
代理人 (4件)： 山田 卓二 ,  田中 光雄 ,  竹内 三喜夫 ,  中野 晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2012-138007
公開番号（公開出願番号）：特開2013-012735
出願日： 2012年06月19日
公開日（公表日）： 2013年01月17日
要約：

【課題】Si-CMOSプロセス時術とコンパチブルなHEMT装置の製造法を提供する。【解決手段】基板101を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第1パッシベーション層301を形成し、第1パッシベーション層が、現場でスタックに堆積されるステップと、第1パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第2パッシベーション層303を形成し、第2パッシベーション層が、LPCVD、MOCVD又は同等の手法によって450°Cより高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極601を形成するステップとを備える。【選択図】図2

請求項（抜粋）：

ゲート電極とソースドレイン・オーミック接触を有するIII族窒化物HEMTを製造する方法において、 a)基板(101)を提供するステップと、 b)III族窒化物層のスタック(I)を基板(101)上に形成するステップと、 c)窒化シリコン、好ましくは、Si3N4からなり、スタック(I)の上方層(203、204)に対して上に位置すると共に当接する第1パッシベーション層(301)を形成するステップと、 d)第1パッシベーション層(301)に対して上に位置すると共に当接する誘電体層(302)を形成するステップと、 e)窒化シリコン、好ましくは、Si3N4からなり、誘電体層(302)に対して上に位置すると共に当接する第2パッシベーション層(303)を形成し、第2パッシベーション層(303)が、低圧化学気相成長法及び/又は有機金属化学気相成長法等の化学気相成長法によって450°Cより高い温度で堆積されるステップと、 f)第1パッシベーション層(301)と誘電体層(302)の少なくとも一部を含むゲート誘電体が形成されるように、ソースドレイン・オーミック接触とゲート電極(601)を形成するステップと を備える方法。

IPC (10件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 21/768 ,  H01L 23/532 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 29/786

FI (12件)：

H01L29/80 H ,  H01L21/28 301B ,  H01L21/283 C ,  H01L21/283 B ,  H01L21/90 M ,  H01L29/80 Q ,  H01L29/78 301B ,  H01L29/78 616K ,  H01L29/78 617T ,  H01L29/78 617U ,  H01L29/78 617V ,  H01L29/78 619A

Fターム (174件)：

4M104AA04 ,  4M104AA07 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB28 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104DD08 ,  4M104DD09 ,  4M104DD15 ,  4M104DD17 ,  4M104DD79 ,  4M104EE03 ,  4M104EE06 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  4M104GG12 ,  4M104GG18 ,  4M104HH20 ,  5F033GG02 ,  5F033HH03 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH23 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ28 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM05 ,  5F033MM08 ,  5F033NN03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ41 ,  5F033QQ73 ,  5F033RR01 ,  5F033RR03 ,  5F033RR05 ,  5F033RR06 ,  5F033RR20 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F033TT02 ,  5F033VV06 ,  5F033WW00 ,  5F033WW02 ,  5F033WW03 ,  5F033WW04 ,  5F033XX00 ,  5F102FA00 ,  5F102FA08 ,  5F102GA03 ,  5F102GA05 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GL05 ,  5F102GL07 ,  5F102GM04 ,  5F102GM07 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR10 ,  5F102GS01 ,  5F102GS02 ,  5F102GS04 ,  5F102GT01 ,  5F102GT06 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC10 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21 ,  5F110AA30 ,  5F110CC01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE15 ,  5F110FF01 ,  5F110FF03 ,  5F110FF09 ,  5F110FF36 ,  5F110GG04 ,  5F110GG42 ,  5F110GG44 ,  5F110HL01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL11 ,  5F110HL12 ,  5F110HL27 ,  5F110NN02 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ14 ,  5F140AA10 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA09 ,  5F140BA17 ,  5F140BA20 ,  5F140BB06 ,  5F140BB18 ,  5F140BC12 ,  5F140BD01 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BE16 ,  5F140BF01 ,  5F140BF05 ,  5F140BF07 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BJ07 ,  5F140BJ10 ,  5F140BJ15 ,  5F140BJ16 ,  5F140BJ17 ,  5F140BJ18 ,  5F140BK38 ,  5F140CC08 ,  5F140CC12 ,  5F140CE02

引用特許：

審査官引用 (3件)

• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願2008-310443   出願人：ノースロップ・グラマン・スペイス・アンド・ミッション・システムズ・コーポレーション
• 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
  公報種別：公表公報   出願番号：特願2008-551316   出願人：クリーインコーポレイテッド
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-187549   出願人：ソニー株式会社