抵抗変化型不揮発性記憶装置およびその駆動方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：新居広守
公報種別：特許公報
出願番号（国際出願番号）：特願2012-548296
特許番号：特許第5178969号
出願日： 2012年04月19日
請求項（抜粋）：

【請求項1】印加される電圧パルスに応じて可逆的に抵抗値が遷移する抵抗変化素子と、前記抵抗変化素子と直列に接続され、印加電圧が所定の閾値電圧を超えると導通状態とみなされる電流が流れる電流制御素子とで構成される複数のメモリセルを有し、複数のワード線と複数のビット線との立体交差点のそれぞれに、前記複数のメモリセルの1つが配置されたメモリセルアレイと、前記複数のワード線から少なくとも1つを選択し、前記複数のビット線から少なくとも1つを選択することにより、前記メモリセルアレイから少なくとも1つ以上の前記メモリセルを選択するメモリセル選択回路と、前記選択されたメモリセルに電圧パルスを印加することによって、前記選択されたメモリセルの前記抵抗変化素子の抵抗値を書き換える書き込み回路と、前記選択されたメモリセルの前記電流制御素子に前記閾値電圧より高い第1電圧、または、前記閾値電圧以下の第2電圧が印加されるように、前記選択されたメモリセルに電圧を印加することによって、前記選択されたメモリセルの状態を読み出す読み出し回路と、を備え、前記書き込み回路は、前記電圧パルスとして第1の低抵抗化パルス、または、第1の高抵抗化パルスを前記選択されたメモリセルに印加することにより、前記複数のメモリセルのうち選択されたメモリセルの前記抵抗変化素子をそれぞれ第1の低抵抗状態、または、第1の高抵抗状態にし、前記読み出し回路は、前記選択されたメモリセルに前記第1電圧を印加して前記選択されたメモリセルの前記抵抗変化素子の抵抗状態を読み出し、前記読み出し回路は、前記選択されたメモリセルの前記抵抗変化素子の抵抗状態を読み出すときに、前記選択されたメモリセルに所定値以上の電流が流れるならば、前記選択されたメモリセルがショート不良を有する不良メモリセルであると判定し、前記書き込み回路は、前記不良メモリセルと同一のビット線上および前記不良メモリセルと同一のワード線上の少なくともいずれかに配置されている前記不良メモリセル以外の他のメモリセルに対して、前記他のメモリセルの抵抗変化素子を前記第1の高抵抗状態の抵抗値以上の抵抗値を示す第2の高抵抗状態にするように第2の高抵抗化パルスを印加する抵抗変化型不揮発性記憶装置。

IPC (2件)：

G11C 29/00 ( 200 6.01) , G11C 13/00 ( 200 6.01)

FI (4件)：

G11C 29/00 603 M , G11C 13/00 190 , G11C 13/00 120 A , G11C 13/00 110 R

引用特許：

出願人引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願2008-177798 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願2009-035534 出願人：株式会社東芝

前のページに戻る