半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-004641
公開番号（公開出願番号）：特開2013-145770
出願日： 2012年01月13日
公開日（公表日）： 2013年07月25日
要約：

【課題】耐圧特性が向上し、かつオン抵抗が低減された半導体装置およびその製造方法を提供する。【解決手段】MOSFET1は、主表面10A側に開口する第1トレンチ17が形成され、炭化珪素からなる基板10と、ゲート絶縁膜20と、ゲート電極30とを備えている。基板10は、基板10の主表面10Aおよび第1トレンチ17の壁面17Aを含むn型のソース領域15と、ソース領域15に接触し、第1トレンチ17の壁面17Aを含むp型のボディ領域14と、ボディ領域14に接触し、第1トレンチ17の壁面17Aを含むn型のドリフト領域13と、ボディ領域14に接触し、第1トレンチ17よりも深い領域にまで延在するp型のディープ領域16とを含んでいる。第1トレンチ17は、基板10の主表面10Aから離れるに従い、壁面17Aとディープ領域16との距離が大きくなるように形成されている。【選択図】図1

請求項（抜粋）：

一方の主表面側に開口する第1トレンチが形成され、炭化珪素からなる基板と、前記第1トレンチの壁面上に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜上に接触して配置されたゲート電極とを備え、前記基板は、前記基板の前記主表面および前記第1トレンチの前記壁面を含む第1導電型のソース領域と、前記ソース領域に接触し、前記第1トレンチの前記壁面を含む第2導電型のボディ領域と、前記ボディ領域に接触し、前記第1トレンチの前記壁面を含む第1導電型のドリフト領域と、前記ボディ領域に接触し、前記第1トレンチよりも深い領域にまで延在する第2導電型のディープ領域とを含み、前記第1トレンチは、前記基板の前記主表面から離れるに従い、前記壁面と前記ディープ領域との距離が大きくなるように形成されている、半導体装置。

IPC (3件)：

H01L 29/78 , H01L 29/12 , H01L 21/336

FI (8件)：

H01L29/78 652D , H01L29/78 653A , H01L29/78 652M , H01L29/78 652T , H01L29/78 658A , H01L29/78 658G , H01L29/78 658F , H01L29/78 652K

引用特許：

審査官引用 (6件)

特開平2-156678
炭化珪素半導体素子
公報種別：公開公報出願番号：特願2004-160514 出願人：富士電機ホールディングス株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2007-207723 出願人：株式会社東芝

全件表示

前のページに戻る