特許
J-GLOBAL ID：201303049678892596

映像処理回路、映像処理方法および電子機器

発明者：
北川 拓

北川 拓 について

, 
保坂 宏行

保坂 宏行 について

, 
飯坂 英仁

飯坂 英仁 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 特許業務法人朝日特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-058983
公開番号（公開出願番号）：特開2013-195435
出願日： 2012年03月15日
公開日（公表日）： 2013年09月30日
要約：
【課題】画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑える。【解決手段】映像処理回路30は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出する境界検出部と、前記境界検出部によって検出された境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する補正部とを備えることを特徴とする。【選択図】図1
請求項（抜粋）：
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、 現フレームの入力映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも高い第2電圧以上である第2画素との境界を検出する境界検出部と、 前記境界検出部によって検出された境界に接する前記第1画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第2画素の前記印加電圧に応じた第3電圧を指定する映像信号に補正する補正部と を備えることを特徴とする映像処理回路。
IPC (5件)：
G09G 3/36 ,  G09G 3/20 ,  G03B 21/00 ,  G03B 21/14 ,  G02F 1/133
FI (8件)：
G09G3/36 ,  G09G3/20 660V ,  G09G3/20 612U ,  G09G3/20 611D ,  G09G3/20 641P ,  G03B21/00 E ,  G03B21/14 Z ,  G02F1/133 505
Fターム (57件)：
2H193ZA04 ,  2H193ZA07 ,  2H193ZB06 ,  2H193ZD02 ,  2H193ZD23 ,  2H193ZD32 ,  2H193ZE04 ,  2H193ZF12 ,  2H193ZH04 ,  2H193ZH07 ,  2H193ZH17 ,  2H193ZH23 ,  2H193ZH53 ,  2H193ZQ06 ,  2H193ZQ11 ,  2K103AA01 ,  2K103AA05 ,  2K103AA11 ,  2K103AA16 ,  2K103AB05 ,  2K103AB10 ,  2K103BB05 ,  2K103CA53 ,  2K103CA54 ,  2K103CA60 ,  5C006AA11 ,  5C006AA22 ,  5C006AF44 ,  5C006AF45 ,  5C006AF46 ,  5C006AF52 ,  5C006AF53 ,  5C006BB16 ,  5C006BC20 ,  5C006BF15 ,  5C006EC11 ,  5C006FA31 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080CC06 ,  5C080DD10 ,  5C080EE29 ,  5C080EE30 ,  5C080GG09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080KK02 ,  5C080KK04 ,  5C080KK07 ,  5C080KK20 ,  5C080KK23 ,  5C080KK34 ,  5C080KK43 ,  5C080KK47
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM