特許
J-GLOBAL ID：201303050172182211

ドライバ回路

発明者：
木原 誠一郎

木原 誠一郎 について

, 
仲嶋 明生

仲嶋 明生 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-016493
公開番号（公開出願番号）：特開2013-158139
出願日： 2012年01月30日
公開日（公表日）： 2013年08月15日
要約：
【課題】小型で構成が簡単なドライバ回路を提供する。【解決手段】ドライバ回路は、ノーマリーオン型トランジスタQ1,Q2と、制御信号φ1に応答してトランジスタQ1を制御する制御回路1と、制御信号φ2に応答してトランジスタQ2を制御する制御回路2と、制御回路1の電源ノード1c,1d間に接続されたコンデンサ1と、制御回路2の電源ノード2c,2d間に接続された電源7と、電源ノード1d,2d間に接続されたスイッチ素子5と、出力電圧VOが約0Vになったときにスイッチ素子5をオンさせる制御回路3とを備える。したがって、絶縁電源を別途設けることなく、制御回路1に負電圧V3を供給できる。【選択図】図1
請求項（抜粋）：
第1の電圧のラインと出力端子との間に接続された第1のトランジスタと、 前記出力端子と前記第1の電圧よりも低い第2の電圧のラインとの間に接続された第2のトランジスタと、 第1および第2の電源ノードを有し、入力信号が第1の論理レベルにされたことに応じて前記第1の電源ノードの電圧を前記第1のトランジスタの制御電極に与えて前記第1のトランジスタをオンさせ、前記入力信号が第2の論理レベルにされたことに応じて前記第2の電源ノードの電圧を前記第1のトランジスタの制御電極に与えて前記第1のトランジスタをオフさせる第1の制御回路と、 第3および第4の電源ノードを有し、前記入力信号が前記第1の論理レベルにされたことに応じて前記第4の電源ノードの電圧を前記第2のトランジスタの制御電極に与えて前記第2のトランジスタをオフさせ、前記入力信号が前記第2の論理レベルにされたことに応じて前記第3の電源ノードの電圧を前記第2のトランジスタの制御電極に与えて前記第2のトランジスタをオンさせる第2の制御回路とを備え、 前記第1の電源ノードは前記出力端子に接続され、 前記第3の電源ノードは前記第2の電圧を受け、 前記第4の電源ノードは前記第2の電圧よりも低い第3の電圧を受け、 さらに、前記第1および第2の電源ノード間に接続されたコンデンサと、 前記第2および第4の電源ノード間に接続されたスイッチ素子と、 前記出力端子の電圧と前記第2の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記コンデンサを充電させる第3の制御回路とを備える、ドライバ回路。
IPC (1件)：
H02M 1/08
FI (1件)：
H02M1/08 C
Fターム (6件)：
5H740BA12 ,  5H740BB01 ,  5H740BC02 ,  5H740HH05 ,  5H740JB02 ,  5H740KK01
引用特許：
出願人引用 (6件)
全件表示
引用文献：
出願人引用 (1件)
  • 「アプリケーション・ノート:AN-1120 大電力用途向け非飽和保護機能付き高耐圧ICのための負電圧ゲート・, 200705

前のページに戻る

TOP

BOTTOM