特許
J-GLOBAL ID:200903022012827961
半導体回路
発明者:
出願人/特許権者:
代理人 (1件):
井上 学
公報種別:公開公報
出願番号(国際出願番号):特願2007-048389
公開番号(公開出願番号):特開2008-211703
出願日: 2007年02月28日
公開日(公表日): 2008年09月11日
要約:
【課題】 ブリッジ回路の高周波化・低損失化、ならびに、フリーホイルダイオードを削減することが可能な同期整流駆動方式を用いた半導体回路を提供する。【解決手段】 パワースイッチング素子のドレイン・ソース間電圧を検出し、この状態を一時的に保持し、基準電圧と比較回路で比較し、この結果に基づきパワースイッチング素子をオンさせる第1制御信号を生成し、この第1制御信号と入力端子から伝わる第2制御信号とのOR論理によりパワースイッチング素子のデッドタイムを最小限に短縮した同期整流駆動回路を実現する。前記第1制御信号は入力端子からの第2制御信号としてオン信号がくるまでの一定期間だけオン制御を保持させ、次に入力端子からの第2制御信号としてオフ信号が来る前に前記第1制御信号のオン制御信号は解除する。これにより入力端子からの第2制御信号によりパワースイッチング素子は速やかにオフできるようにする。【選択図】図1
請求項(抜粋):
第1主端子と第2主端子と制御端子を有し、前記第1主端子から前記第2主端子に主電流が流れる順方向動作と前記第1主端子から前記第2主端子に主電流が流れることを阻止する遮断動作と前記第2主端子から前記第1主端子に主電流が流れる逆方向動作を有するパワースイッチング素子と、前記第1主端子と前記第2主端子の電圧を検出し前記第1主端子と前記第2主端子の電圧が基準電圧を越えたら前記パワースイッチング素子を一定期間だけオン制御信号を保持させてその後は制御信号を解除する第1制御信号による駆動手段を備えたことを特徴とする半導体回路。
IPC (7件):
H03K 17/695
, H03K 17/04
, H03K 17/06
, H03K 17/687
, H02M 7/21
, H02M 7/537
, H02M 3/155
FI (7件):
H03K17/687 B
, H03K17/04 E
, H03K17/06 C
, H03K17/687 F
, H02M7/21 A
, H02M7/537 C
, H02M3/155 H
Fターム (68件):
5H006AA05
, 5H006AA06
, 5H006BB05
, 5H006BB08
, 5H006CA01
, 5H006CA02
, 5H006CB01
, 5H006CB07
, 5H006DB03
, 5H006DC05
, 5H006FA02
, 5H007AA06
, 5H007AA17
, 5H007BB06
, 5H007CA01
, 5H007CA02
, 5H007CB02
, 5H007CB05
, 5H007DB03
, 5H007DC05
, 5H007FA06
, 5H007FA13
, 5H730AA10
, 5H730AA14
, 5H730BB13
, 5H730BB14
, 5H730DD04
, 5H730DD26
, 5H730EE13
, 5H730FD01
, 5H730FG01
, 5H730XX05
, 5J055AX02
, 5J055AX05
, 5J055AX44
, 5J055BX16
, 5J055CX13
, 5J055CX19
, 5J055CX20
, 5J055DX22
, 5J055DX56
, 5J055DX62
, 5J055DX72
, 5J055DX83
, 5J055EX02
, 5J055EX06
, 5J055EY01
, 5J055EY03
, 5J055EY07
, 5J055EY10
, 5J055EY12
, 5J055EY13
, 5J055EY17
, 5J055EY21
, 5J055EY28
, 5J055EZ07
, 5J055EZ10
, 5J055EZ25
, 5J055EZ51
, 5J055FX05
, 5J055FX18
, 5J055FX20
, 5J055FX37
, 5J055FX38
, 5J055GX01
, 5J055GX04
, 5J055GX05
, 5J055GX06
引用特許:
前のページに戻る