電界効果型トランジスタの製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：中島淳 , 加藤和詳 , 福田浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2012-110605
公開番号（公開出願番号）：特開2013-239521
出願日： 2012年05月14日
公開日（公表日）： 2013年11月28日
要約：

【課題】20cm2/Vs超の高い移動度と、波長420nmの光照射に対して閾値シフト量の絶対値|ΔVth|が2V以下となる高い光安定性と、を両立する。【解決手段】ゲート電極14と、ゲート絶縁膜16と、酸化物半導体層18と、ソース電極20と、ドレイン電極22と、を形成するボトムゲート型の電界効果型トランジスタ10,30の製造方法の酸化物半導体層18の形成工程として、In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及びGeからなる群より選ばれる少なくとも一種を含む第1の領域18Aを成膜する第1成膜工程と、上記同様の組成を含み第1の領域18Aよりも電気伝導度が小さい第2の領域18Bを、第1の領域18Aの表面にスパッタリング法により成膜し、且つ、第2の領域18Bの少なくとも成膜開始時の成膜圧力を2.0Pa以上13.0Pa以下に調整する第2成膜工程と、を順に行う。【選択図】図1

請求項（抜粋）：

ゲート電極と、ゲート絶縁膜と、酸化物半導体層と、ソース電極と、ドレイン電極と、を形成するボトムゲート型の電界効果型トランジスタの製造方法であって、前記酸化物半導体層の形成工程として、 In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及びGeからなる群より選ばれる少なくとも一種を含む第1の領域を成膜する第1成膜工程と、 In、Ga、Zn、Mg、Al、Sn、Sb、Cd、及びGeからなる群より選ばれる少なくとも一種を含み前記第1の領域よりも電気伝導度が小さい第2の領域を、前記第1の領域の表面にスパッタリング法により成膜し、且つ、前記第2の領域の少なくとも成膜開始時の成膜圧力を2.0Pa以上13.0Pa以下に調整する第2成膜工程と、を順に行う電界効果型トランジスタの製造方法。

IPC (7件)：

H01L 21/336 , H01L 29/786 , H01L 27/146 , H01L 27/144 , H01L 21/363 , G02F 1/136 , H01L 51/50

FI (8件)：

H01L29/78 618A , H01L29/78 618B , H01L29/78 618E , H01L27/14 C , H01L27/14 K , H01L21/363 , G02F1/1368 , H05B33/14 A

Fターム (96件)：

2H092GA29 , 2H092JA26 , 2H092JB57 , 2H092JB58 , 2H092KA08 , 2H092KA12 , 2H092MA05 , 2H092MA08 , 2H092MA29 , 2H092NA11 , 2H092NA30 , 3K107AA01 , 3K107BB01 , 3K107CC31 , 3K107EE04 , 4M118AA06 , 4M118AA10 , 4M118AB01 , 4M118BA05 , 4M118CA14 , 4M118CA32 , 4M118CB05 , 4M118FB09 , 4M118FB13 , 4M118FB16 , 4M118GA10 , 5F103AA08 , 5F103BB05 , 5F103BB22 , 5F103DD30 , 5F103GG06 , 5F103LL08 , 5F103LL13 , 5F103NN04 , 5F103RR04 , 5F103RR05 , 5F103RR07 , 5F110AA01 , 5F110AA06 , 5F110AA08 , 5F110AA17 , 5F110AA28 , 5F110BB10 , 5F110CC03 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD05 , 5F110DD11 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE08 , 5F110EE14 , 5F110EE38 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF23 , 5F110GG01 , 5F110GG06 , 5F110GG13 , 5F110GG15 , 5F110GG19 , 5F110GG25 , 5F110GG32 , 5F110GG33 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG45 , 5F110GG51 , 5F110GG58 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110NN12 , 5F110NN43 , 5F110NN71 , 5F110NN72 , 5F110QQ01 , 5F110QQ09 , 5F110QQ14

引用特許：

出願人引用 (7件)

表示装置
公報種別：公開公報出願番号：特願2009-215560 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
公報種別：公開公報出願番号：特願2010-200570 出願人：富士フイルム株式会社
薄膜電界効果型トランジスタおよびそれを用いた表示装置
公報種別：公開公報出願番号：特願2008-239543 出願人：富士フイルム株式会社

全件表示

前のページに戻る