特許
J-GLOBAL ID：201303050875507155

半導体素子の製造方法

発明者：
中村 仁志

中村 仁志 について

, 
根岸 将人

根岸 将人 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (3件)： 高田 守 ,  高橋 英樹 ,  久野 淑己
公報種別：公開公報
出願番号（国際出願番号）：特願2013-142651
公開番号（公開出願番号）：特開2013-232672
出願日： 2013年07月08日
公開日（公表日）： 2013年11月14日
要約：
【課題】本発明は、劈開ラインを直線的にでき、かつ、半導体層が放熱用ブロックなどと短絡することを防止できる半導体素子の製造方法を提供することを目的とする。【解決手段】半導体ウェハを該半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、該半導体ウェハに半導体層を形成する工程と、該半導体層に、該結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように絶縁膜を形成する工程と、該絶縁膜上に、該絶縁膜薄膜化領域と交差するように電極を形成する工程と、該絶縁膜薄膜化領域に劈開の起点となるキズを形成する工程と、該キズを起点として該絶縁膜薄膜化領域に沿った半導体ウェハの劈開を行う工程と、該半導体ウェハを劈開した後に、はんだを介して該電極を放熱ブロックと固着する工程と、を備える。【選択図】図2
請求項（抜粋）：
半導体ウェハを前記半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、 前記半導体ウェハに半導体層を形成する工程と、 前記半導体層に、前記結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように絶縁膜を形成する工程と、 前記絶縁膜上に、前記絶縁膜薄膜化領域と交差するように電極を形成する工程と、 前記絶縁膜薄膜化領域に劈開の起点となるキズを形成する工程と、 前記キズを起点として前記絶縁膜薄膜化領域に沿った半導体ウェハの劈開を行う工程と、 前記半導体ウェハを劈開した後に、はんだを介して前記電極を放熱ブロックと固着する工程と、を備えることを特徴とする半導体素子の製造方法。
IPC (1件)：
H01L 21/301
FI (1件)：
H01L21/78 U
Fターム (7件)：
5F063AA04 ,  5F063BA21 ,  5F063BA33 ,  5F063BB11 ,  5F063CA01 ,  5F063CA11 ,  5F063CC35
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM