特許
J-GLOBAL ID:201303051592221766
信号処理回路および信号処理回路の駆動方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2012-266299
公開番号(公開出願番号):特開2013-141212
出願日: 2012年12月05日
公開日(公表日): 2013年07月18日
要約:
【課題】高速動作が可能で、消費電力を抑えることができる記憶素子、当該記憶素子を用いた信号処理回路を提供する。【解決手段】書き込み用のトランジスタとして、オフ抵抗が極めて高い酸化物半導体を用いたトランジスタを用いる。書き込み用のトランジスタのソースと容量素子の第1電極、インバータの入力端子、トランスファーゲートの制御端子等とを接続した記憶素子において、書き込み用のトランジスタがNチャネル型の場合には、そのしきい値はローレベル電位よりも低くする。そのため、書き込み用のトランジスタのゲートの最高の電位はハイレベル電位でよい。そして、データの電位がハイレベル電位の場合、チャネルとゲート間の電位差がないので、その後に書き込み用のトランジスタがオフとなっても、そのソース側の電位はほとんど変動しない。【選択図】図2
請求項(抜粋):
ローレベル電位と、前記ローレベル電位より高いハイレベル電位とがそのドレインに入力され、しきい値がローレベル電位よりも低いNチャネル型あるいはしきい値がローレベル電位よりも高いPチャネル型のいずれかの書き込み用のトランジスタと、容量素子とを有し、前記書き込み用のトランジスタのソースと前記容量素子の電極の一が接続され、前記容量素子の容量が前記書き込み用のトランジスタのゲート容量の2倍以下であることを特徴とする信号処理回路。
IPC (12件):
H03K 3/356
, H01L 29/786
, H01L 21/824
, H01L 27/115
, H01L 21/336
, H01L 29/788
, H01L 29/792
, H01L 27/108
, H01L 21/823
, H01L 27/06
, H01L 27/088
, G11C 11/405
FI (11件):
H03K3/356 Z
, H01L29/78 613A
, H01L29/78 618B
, H01L27/10 434
, H01L29/78 371
, H01L27/10 615
, H01L27/10 671Z
, H01L27/10 321
, H01L27/06 102A
, H01L27/08 311A
, G11C11/34 352B
Fターム (86件):
5F048AB01
, 5F048AB03
, 5F048AB04
, 5F048AC02
, 5F048AC03
, 5F048AC10
, 5F048BA01
, 5F048BA14
, 5F048BB03
, 5F048BB15
, 5F048BD10
, 5F048BE03
, 5F048BF11
, 5F048BF12
, 5F048BF15
, 5F048BF16
, 5F048BG11
, 5F083AD01
, 5F083AD14
, 5F083AD69
, 5F083EP22
, 5F083EP40
, 5F083EP75
, 5F083ER27
, 5F083ER30
, 5F083GA01
, 5F083GA05
, 5F083GA06
, 5F083GA09
, 5F083GA10
, 5F083GA11
, 5F083GA27
, 5F083GA28
, 5F083HA06
, 5F083LA02
, 5F083LA21
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083ZA12
, 5F083ZA15
, 5F101BA17
, 5F101BD02
, 5F101BD24
, 5F101BD30
, 5F101BD33
, 5F101BD35
, 5F101BD39
, 5F101BE02
, 5F101BE05
, 5F101BF01
, 5F101BF08
, 5F101BF09
, 5F110AA01
, 5F110AA09
, 5F110BB04
, 5F110BB05
, 5F110BB07
, 5F110BB11
, 5F110CC07
, 5F110DD05
, 5F110DD13
, 5F110EE11
, 5F110EE30
, 5F110GG01
, 5F110GG02
, 5F110GG06
, 5F110GG13
, 5F110GG25
, 5F110NN03
, 5F110NN72
, 5F110NN74
, 5F110PP34
, 5J034AB04
, 5J034CB02
, 5J034DB01
, 5J034DB03
, 5M024AA01
, 5M024AA94
, 5M024BB02
, 5M024CC02
, 5M024PP03
, 5M024PP04
, 5M024PP05
, 5M024PP07
引用特許:
出願人引用 (7件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平9-341092
出願人:セイコーエプソン株式会社
-
半導体装置および半導体装置の作製方法
公報種別:公開公報
出願番号:特願2011-049791
出願人:株式会社半導体エネルギー研究所
-
メモリセル
公報種別:公開公報
出願番号:特願2007-076295
出願人:日本電信電話株式会社
全件表示
審査官引用 (7件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平9-341092
出願人:セイコーエプソン株式会社
-
半導体装置および半導体装置の作製方法
公報種別:公開公報
出願番号:特願2011-049791
出願人:株式会社半導体エネルギー研究所
-
メモリセル
公報種別:公開公報
出願番号:特願2007-076295
出願人:日本電信電話株式会社
全件表示
前のページに戻る