特許
J-GLOBAL ID：201303054245836750

ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法

発明者：
ペーター シュトルク

ペーター シュトルク について

, 
マルティン フォルダーヴェストナー

マルティン フォルダーヴェストナー について


出願人/特許権者：
ジルトロニック アクチエンゲゼルシャフト

ジルトロニック アクチエンゲゼルシャフト について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-175158
公開番号（公開出願番号）：特開2013-012750
出願日： 2012年08月07日
公開日（公表日）： 2013年01月17日
要約：
【課題】バウの制御のためだけでなく、SiGeエピタキシャル層の品質を改善するために、特にSi基板上に堆積されたSiGe層のクロスハッチ及び表面ラフネスを低減するために、背面層によって形成された応力を用いる適切な解決策を提供する。【解決手段】第1の面及び第2の面を有する基板10、前記基板の第1の面に堆積された完全に又は部分的に緩和されたヘテロエピタキシャル層20、及び前記基板の第2の面に堆積された応力相殺層30を有する、半導体ウェハ。【選択図】図2
請求項（抜粋）：
第1の面及び第2の面を有する基板、 前記基板の第1の面に堆積された完全に又は部分的に緩和されたヘテロエピタキシャル層、及び 前記基板の第2の面に堆積された応力相殺層を有する、半導体ウェハ。
IPC (2件)：
H01L 21/20 ,  H01L 21/205
FI (2件)：
H01L21/20 ,  H01L21/205
Fターム (13件)：
5F045AA06 ,  5F045AB01 ,  5F045AC03 ,  5F045AF03 ,  5F045BB11 ,  5F045DA69 ,  5F152LL03 ,  5F152LN04 ,  5F152LN13 ,  5F152MM18 ,  5F152NN03 ,  5F152NP04 ,  5F152NQ04
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM