特許
J-GLOBAL ID：201303065944343477
半導体装置の設計方法および半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (8件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
, 荒川 伸夫
, 佐々木 眞人
公報種別：特許公報
出願番号（国際出願番号）：特願平11-161251
公開番号（公開出願番号）：特開2000-349143
特許番号：特許第4786006号
出願日： 1999年06月08日
公開日（公表日）： 2000年12月15日
請求項（抜粋）：
【請求項1】 半導体基板上の素子形成領域に素子分離領域によって分離形成された素子形成領域パターンと、
前記素子分離領域に形成されたダミーパターンとを備えた半導体装置の設計方法であって、
前記素子形成領域を前記素子形成領域パターンが占有する素子形成領域パターン凸部占有率に対する、前記素子形成領域を複数に区切るセル領域内を前記ダミーパターンが占有するダミーパターン凸部占有率の差が、20%以内になるように設定され、
前記素子形成領域凸部占有率は、前記素子形成領域パターンに対して所定の距離だけ拡大または縮小した領域を素子形成領域の面積で割ったものであり、
前記ダミーパターン凸部占有率は、前記ダミーパターンが占有する平面領域に対して所定の距離だけ拡大または縮小した領域を、前記セル領域の面積で割ったものであり、
前記所定の距離は、前記素子分離領域の深さの関数であり、
前記所定の距離をx、前記素子分離領域の深さをt、係数をnとした場合、
前記縮小する場合は、x=t×nであり、
前記拡大する場合は、x=t×Cos(Sin-1(n))である、半導体装置の設計方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
