特許
J-GLOBAL ID:201303068814057013
スイッチング素子とその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2011-239012
公開番号(公開出願番号):特開2013-098315
出願日: 2011年10月31日
公開日(公表日): 2013年05月20日
要約:
【課題】 スイッチング素子においてゲート絶縁膜への高電界の印加を抑制することができる技術を提供する。【解決手段】 トレンチ型のゲート電極と、第1〜第3半導体領域と第4半導体領域を有するスイッチング素子の製造方法。第1半導体領域は、ゲート絶縁膜に接しており、n型である。第2半導体領域は、第1半導体領域の下側でゲート絶縁膜に接しており、p型である。第3半導体領域は、第2半導体領域の下側でゲート絶縁膜に接しており、n型である。第4半導体領域は、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している。この製造方法は、アルミニウムがドープされている第2半導体領域を形成する工程と、半導体基板の中の第4半導体領域を形成すべき範囲にボロンを注入する工程を有している。【選択図】図3
請求項(抜粋):
半導体基板を有しており、
半導体基板の上面にトレンチが形成されており、
トレンチの内面がゲート絶縁膜に覆われており、
トレンチの内部にゲート電極が配置されており、
半導体基板内に、
トレンチの側面のゲート絶縁膜に接しており、n型である第1半導体領域と、
トレンチの側面のゲート絶縁膜に接しており、p型であり、第1半導体領域の下側に形成されている第2半導体領域と、
トレンチの側面のゲート絶縁膜に接しており、n型であり、第2半導体領域の下側に形成されている第3半導体領域と、
第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している第4半導体領域、
が形成されているスイッチング素子の製造方法であって、
アルミニウムがドープされている第2半導体領域を形成する工程と、
半導体基板の中の第4半導体領域を形成すべき範囲にボロンを注入する工程、
を有している製造方法。
IPC (4件):
H01L 21/336
, H01L 29/78
, H01L 29/12
, H01L 21/266
FI (7件):
H01L29/78 658B
, H01L29/78 653A
, H01L29/78 652D
, H01L29/78 652J
, H01L29/78 658E
, H01L29/78 652T
, H01L21/265 M
引用特許:
前のページに戻る