半導体装置及び半導体装置製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：曾我道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-072298
公開番号（公開出願番号）：特開2001-267570
出願日： 2000年03月15日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】電界分布の強い箇所がゲート酸化膜から離れた所になる構造を備え、高電圧遮断時のゲート酸化膜の電界強度を低減させて絶縁破壊を防止する。【解決手段】 SiC半導体基板1上のドリフト領域2と、MOSチャネルを形成するためのベース領域3と、nコンタクト領域4と、pコンタクト領域5と、エッチングにより形成したトレンチ部6とを備え、ゲート電極8に電圧を印加することにより、チャネル部9に反転層が形成されて、ソース電極10からドレイン電極11へ電流が流れる半導体装置において、トレンチ部6の下部の電界シールド領域12及びベース領域3の下部の電界シールド領域13によりゲート酸化膜7への電界の侵入を阻むことができるとともに、電界強度の最強となる箇所を電界シールド領域13の下部とすることができ、ゲート酸化膜7と分離することができる。

請求項（抜粋）：

炭化珪素半導体からなる基板と、上記基板上に設けられ、低不純物のn型の導電性を有するn型層と、上記n型層上に設けられ、p型の導電性を有するp型ベース層と、上記p型ベース層上に設けられ、高不純物のn型の導電性を有するn型コンタクト層と、上記p型ベース層上の上記n型コンタクト層が設けられていない領域に設けられたp型コンタクト領域と、上記n型コンタクト層及び上記p型ベース層を貫通して上記n型層にまで達する深さを有する溝と、上記溝の底面及び側壁上に設けられたゲート酸化膜と、上記ゲート酸化膜を介在させて上記溝の側壁上に設けられたゲート電極と、上記n型コンタクト層及び上記p型コンタクト領域に接触して設けられたソース電極と、上記基板の下面に設けられたドレイン電極と、上記ゲート電極に電圧が印加されたときに反転して上記n型コンタクト層と上記n型層とを導通させるチャネル手段と、上記溝の下側の上記n型層内に設けられ、高電圧遮断時の上記n型層からの上記ゲート酸化膜への電界の侵入を遮蔽する溝下部電界シールド手段とを備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 653 , H01L 29/78 , H01L 29/78 652

FI (4件)：

H01L 29/78 653 A , H01L 29/78 653 B , H01L 29/78 652 C , H01L 29/78 652 T

引用特許：

審査官引用 (8件)

絶縁ゲート半導体装置
公報種別：公開公報出願番号：特願平8-331321 出願人：関西電力株式会社, 株式会社日立製作所
電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平5-202595 出願人：シリコニックス・インコーポレイテッド
特表平5-506335

全件表示

前のページに戻る