特許
J-GLOBAL ID：201303070309993396

半導体装置およびその製造方法

発明者：
須賀原 和之

須賀原 和之 について

, 
日野 史郎

日野 史郎 について

, 
岡部 博明

岡部 博明 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2011-192360
公開番号（公開出願番号）：特開2013-055214
出願日： 2011年09月05日
公開日（公表日）： 2013年03月21日
要約：
【課題】本発明は、製造コストを低減し、さらにゲート電極およびゲートコンタクトの抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。【解決手段】本発明にかかる半導体装置は、ゲート電極7の少なくとも上層は、第2金属シリサイド膜としてのWSix膜72からなり、第1金属シリサイド膜としてのNiSi2膜18に含まれる第1金属(Ni)とシリコンとの結合エネルギーが、WSix膜72に含まれる第2金属(W)とのシリコンとの結合エネルギーよりも小さく、WSix膜72の組成MSix(Mは第2金属を示す)において、xが1.5以上2.0未満であることを特徴とする。【選択図】図3
請求項（抜粋）：
第1導電型の半導体基板と、 前記半導体基板上に形成された第1導電型のドリフト層と、 前記ドリフト層表層に選択的に複数形成された第2導電型のウェル領域と、 各前記ウェル領域表層に選択的に形成された第1導電型のソース領域とを備え、 前記ウェル領域が配置されたセル配置領域を平面視上囲む領域を、周辺領域とし、 前記セル配置領域においては、各前記ウェル領域に挟まれて第1絶縁膜を介して前記ドリフト層上に形成され、前記周辺領域においては、第2絶縁膜を介して前記ドリフト層上に形成されたゲート電極と、 前記ゲート電極を選択的に覆って形成された層間絶縁膜と、 前記セル配置領域において前記層間絶縁膜を覆って形成され、第1金属シリサイド膜を介して前記ソース領域と接続された、外部出力ソース電極と、 前記周辺領域において前記層間絶縁膜を覆って形成され、前記ゲート電極に接続された外部出力ゲート電極とをさらに備え、 前記ゲート電極の少なくとも上層は、第2金属シリサイド膜からなり、 前記第1金属シリサイド膜に含まれる第1金属とシリコンとの結合エネルギーが、前記第2金属シリサイド膜に含まれる第2金属とのシリコンとの結合エネルギーよりも小さく、 前記第2金属シリサイド膜の組成MSix(Mは前記第2金属を示す)において、xが1.5以上2.0未満であることを特徴とする、 半導体装置。
IPC (9件)：
H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/417 ,  H01L 21/768 ,  H01L 23/522
FI (12件)：
H01L29/78 652K ,  H01L29/78 652S ,  H01L29/78 652N ,  H01L29/78 652T ,  H01L29/78 652M ,  H01L29/78 658F ,  H01L29/78 653A ,  H01L21/28 301S ,  H01L21/28 301B ,  H01L29/58 G ,  H01L29/50 M ,  H01L21/90 D
Fターム (79件)：
4M104AA03 ,  4M104BB01 ,  4M104BB05 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB28 ,  4M104BB38 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD09 ,  4M104DD16 ,  4M104DD40 ,  4M104DD43 ,  4M104DD63 ,  4M104DD64 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104DD88 ,  4M104DD89 ,  4M104FF04 ,  4M104FF11 ,  4M104FF13 ,  4M104FF14 ,  4M104FF22 ,  4M104FF27 ,  4M104FF28 ,  4M104GG09 ,  4M104GG11 ,  4M104GG15 ,  4M104GG18 ,  4M104HH14 ,  4M104HH15 ,  5F033GG01 ,  5F033HH07 ,  5F033HH08 ,  5F033HH13 ,  5F033HH25 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ25 ,  5F033JJ28 ,  5F033KK01 ,  5F033KK04 ,  5F033KK25 ,  5F033KK28 ,  5F033LL04 ,  5F033LL10 ,  5F033MM05 ,  5F033MM07 ,  5F033MM12 ,  5F033NN03 ,  5F033NN08 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ35 ,  5F033QQ39 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ80 ,  5F033QQ82 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033SS11 ,  5F033VV06 ,  5F033WW04 ,  5F033XX03 ,  5F033XX09 ,  5F033XX10 ,  5F033XX21 ,  5F033XX33
引用特許：
審査官引用 (3件)
  • 超接合パワーMOSFET
    公報種別：公表公報   出願番号：特願2008-545895   出願人：フリースケールセミコンダクターインコーポレイテッド
  • 半導体装置
    公報種別：公開公報   出願番号：特願2007-166669   出願人：株式会社ルネサステクノロジ
  • 電力用半導体装置
    公報種別：公開公報   出願番号：特願2001-023788   出願人：サンケン電気株式会社

前のページに戻る

TOP

BOTTOM