特許
J-GLOBAL ID：200903041337680350
超接合パワーMOSFET
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
小野 新次郎
, 社本 一夫
, 小林 泰
, 千葉 昭男
, 富田 博行
, 夫馬 直樹
公報種別：公表公報
出願番号（国際出願番号）：特願2008-545895
公開番号（公開出願番号）：特表2009-520365
出願日： 2006年11月13日
公開日（公表日）： 2009年05月21日
要約：
TMOS素子(40)のための方法及び装置が提供されており、この素子は、第1表面でN-型JFET領域(56)によって分離された複数のP-ボディ領域(46)の中に電気的に平行に設置されている複数のN-型ソース領域(50)を備えている。ゲート(53)は、ボディチャネル領域(46)と、ボディ領域の間に位置するJFET領域(56)との上に載っている。JFET領域(56)は、N-エピ領域(44)を介して下にあるドレイン領域(42)と連通している。イオン注入及び熱処理は、長さLaccのJEFT領域(56)内の正味活性ドーピング濃度Ndと、長さLbodyのP-ボディ領域(46)内の正味活性ドーピング濃度Naとを調整して、P-ボディ及びJFET領域間の電荷平衡関係(Lbody*Na)=k1*(Lacc*Nd)が満足され、ここにk1は、約0.6<k1<1.4である、とするために使用される。【選択図】図2
請求項（抜粋）：
MOS素子において、
第1主面を有する第1導電率型の半導体基板と、
前記第1導電率型の第1領域であって、前記第1主面から前記基板の中に第1距離だけ伸長しており、前記第1主面と実質的に平行な方向に長さLaccを有していて、約Nfirstの正味活性ドーパント濃度を有している、第1領域と、
第2の逆の導電率型の少なくとも一対の間隔を空けて配置されているボディ領域であって、前記第1主面から前記基板の中に第2距離だけ伸張しており、前記第1導電率型の前記第1領域によって分離されていて、それぞれが、前記第1主面と実質的に平行な方向に長さLbodyを有していて、約Nsecondの正味活性ドーパント濃度を有している、ボディ領域と、
前記間隔を空けて配置されているボディ領域の中の実質的に前記第1面に設置されており、前記第1領域まで伸張している、チャネル領域と、
前記間隔を空けて配置されているボディ領域の中の実質的に前記第1面に設置されており、前記チャネル領域によって前記第1領域と分離されている、前記第1導電率型のソース領域と、
前記チャネル領域と前記第1領域の上にある前記第1面の上に設置されている絶縁ゲートと、
前記基板の前記第1領域の下に設置されている前記第1導電率型のドレイン領域と、を備えており、
(Lbody*Nsecond)=k1*(Lacc*Nfirst)であり、k1は、約0.6<k1<1.4の範囲の値を有している、素子。
IPC (2件)：
FI (3件)：
H01L29/78 652J
, H01L29/78 652H
, H01L29/78 658A
出願人引用 (1件)
審査官引用 (8件)
全件表示
前のページに戻る
