特許

J-GLOBAL ID：201303075541391680

静電放電(ESD)保護回路

発明者： 武田 藤男 ,  ミラー、ジェームズ ダブリュ.
出願人/特許権者： フリースケール セミコンダクター インコーポレイテッド
代理人 (1件)： 本田 淳
公報種別：特許公報
出願番号（国際出願番号）：特願2001-574904
特許番号：特許第5162070号
出願日： 2001年04月04日
請求項（抜粋）：

【請求項1】 VSS電源バス(43又は72)と静電放電(ESD)バス(48又は70)とを有する集積回路であって、 ESDバスとVSS電源バスとに並列に接続された複数の入力/出力(I/O)パッド(38又は74)と、 各入力/出力(I/O)パッド毎に設けられ、ESDバスに接続された第1の電流電極と、VSS電源バスに接続された第2の電流電極と、トリガバス(47又は71)に接続された制御電極とを有する、複数の個別トランジスタ(40又は88)と、 ESDバスに接続された第1の端子と、トリガバスを介して前記複数の個別トランジスタの制御電極の各々に接続された第2の端子とを有する、前記複数の個別トランジスタに対応する一つのトリガ回路(37又は68)とを備え、 トリガ回路は、複数のI/Oパッドの少なくとも一個におけるESD事象を、ESDバスを介して感知するとともに、同ESD事象に応答して、トリガバスに並列に接続された前記複数の個別トランジスタの全てを、トリガバスを介して並列に作動させ、全ての個別トランジスタの各々が、第1の電流電極に接続されたESDバスと第2の電流電極に接続されたVSS電源バスとの間に電流パスを提供することにより、複数のI/Oパッド全てのESD保護を提供することを特徴とする集積回路。

IPC (5件)：

H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01) ,  H03K 19/003 ( 200 6.01)

FI (3件)：

H01L 27/04 H ,  H01L 27/08 321 H ,  H03K 19/003 Z

引用特許：

審査官引用 (2件)

• 集積回路用の静電放電保護
  公報種別：公開公報   出願番号：特願平2-417893   出願人：ナショナルセミコンダクタコーポレイション
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-248432   出願人：富士電機株式会社