特許
J-GLOBAL ID：201303081773075830

アドレス発生器を含んだインターリーブ/ディインターリーブを行う装置、その方法及びそれを利用したチャネル符号化システム

発明者：
パク ヒョンイル

パク ヒョンイル について

, 
オ イクス

オ イクス について

, 
キム キョンス

キム キョンス について


出願人/特許権者：
韓國電子通信研究院

韓國電子通信研究院 について


代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：特許公報
出願番号（国際出願番号）：特願2001-110088
公開番号（公開出願番号）：特開2002-152054
特許番号：特許第4728500号
出願日： 2001年04月09日
公開日（公表日）： 2002年05月24日
請求項（抜粋）：
【請求項1】 データのバーストエラーを訂正するためのインターリーブを行う装置において、 書き込みアドレス発生手段、第1及び第2選択手段から入力される入力系列を格納するためのインターリーブ格納手段と、 前記インターリーブ格納手段のメモリブロックに書き込み動作を行うために連続して入るシンボルが書き込まれるメモリの位置間オフセット(WR_OFF)を求め、実際に書き込まれるアドレス、データ及びメモリ制御信号を発生させるための前記書き込みアドレス発生手段と、 前記書き込みアドレス発生手段から連続して読み出されるシンボルのメモリ位置間のオフセット(RD_OFF)を求めるために用いられる中間値(MID_OFF)及びスタート信号(cal_start)を受け取り、インターリーブの順に読み出すために必要なメモリ位置間のオフセット(RD_OFF)と、列間置換のために用いられる媒介変数(COL_OFF)とを発生させるためのアドレスオフセット発生手段と、 前記アドレスオフセット発生手段から発生した信号を連続して読み出されるシンボルのメモリ位置間のオフセット(RD_OFF)ずつ増加させ、前記インターリーブ格納手段を読み出すためにアドレスを作ってメモリ制御信号を発生させるための読み出しアドレス発生手段と、 前記書き込みアドレス発生手段及び読み出しアドレス発生手段から伝達される書き込み動作のために必要な読み出し動作及び実際にインターリーブを行うために必要な読み出し動作の、制御信号及びアドレスの中から一つの該当サイクルに必要な信号を選択するための前記第1及び第2選択手段と、 前記読み出しアドレス発生手段から伝達されるインターリーブを行うための読み出し動作によって発生したメモリの出力信号の中から該当シンボルを選択するための第3選択手段と を含むことを特徴とするインターリーブを行う装置。
IPC (1件)：
H03M 13/27 ( 200 6.01)
FI (1件)：
H03M 13/27
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示
引用文献：
出願人引用 (1件)
  • Modified Multistage InterLeaver (MIL) for Channel Interleaving
審査官引用 (1件)
  • Modified Multistage InterLeaver (MIL) for Channel Interleaving

前のページに戻る

TOP

BOTTOM