特許
J-GLOBAL ID:201303082119492399

表示装置

発明者:
出願人/特許権者:
代理人 (2件): 秋田 収喜 ,  近野 恵一
公報種別:公開公報
出願番号(国際出願番号):特願2012-098866
公開番号(公開出願番号):特開2013-228460
出願日: 2012年04月24日
公開日(公表日): 2013年11月07日
要約:
【課題】表示パネル表面から生じるノイズを低減する。【解決手段】ドライバが、外部から入力される表示データを格納するフレームメモリと、フレームメモリから1表示ライン分の表示データを読み出し、ラッチする複数の第1のラッチ回路と、複数の第1のラッチ回路毎に設けられ、第1のラッチ回路にラッチされた表示データを、ラッチ制御信号に基づきラッチする複数の第2のラッチ回路と、複数の第2のラッチ回路毎に設けられ、第2のラッチ回路でラッチされた表示データを映像電圧に変換する複数のデコーダ回路とを有し、複数の映像線、および、各映像線毎に設けられる第2のラッチ回路とデコーダ回路を複数のブロックに分割し、ラッチ制御信号の伝搬経路の前記ブロックの境界に遅延素子を挿入し、第2のラッチ回路において、第1のラッチ回路にラッチされた表示データをラッチするタイミングを、各ブロック毎に異ならせる。【選択図】図3
請求項(抜粋):
複数の画素と、前記複数の画素に映像電圧を入力する複数本の映像線とを有する表示パネルと、 各映像線に映像電圧を供給するドライバとを備え、 前記ドライバは、外部から入力される表示データを格納するフレームメモリと、 前記フレームメモリから1表示ライン分の表示データを読み出し、ラッチする複数の第1のラッチ回路と、 前記複数の第1のラッチ回路毎に設けられ、前記第1のラッチ回路にラッチされた表示データを、ラッチ制御信号に基づきラッチする複数の第2のラッチ回路と、 前記複数の第2のラッチ回路毎に設けられ、前記第2のラッチ回路でラッチされた表示データを映像電圧に変換する複数のデコーダ回路とを有する表示装置であって、 前記複数の映像線、および、前記各映像線毎に設けられる前記第2のラッチ回路と前記デコーダ回路を複数のブロックに分割し、 前記ラッチ制御信号の伝搬経路の前記ブロックの境界に遅延素子を挿入し、前記第2のラッチ回路において、前記第1のラッチ回路にラッチされた表示データをラッチするタイミングを、前記各ブロック毎に異ならせたことを特徴とする表示装置。
IPC (4件):
G09G 3/36 ,  G09G 3/20 ,  G02F 1/133 ,  G02F 1/134
FI (16件):
G09G3/36 ,  G09G3/20 631A ,  G09G3/20 623F ,  G09G3/20 623G ,  G09G3/20 623R ,  G09G3/20 621M ,  G09G3/20 623B ,  G09G3/20 623D ,  G09G3/20 621B ,  G09G3/20 612E ,  G09G3/20 612J ,  G09G3/20 621F ,  G09G3/20 622M ,  G09G3/20 670E ,  G02F1/133 505 ,  G02F1/1345
Fターム (64件):
2H092GA59 ,  2H092GA62 ,  2H092JA24 ,  2H092JB13 ,  2H092JB22 ,  2H092JB31 ,  2H092NA25 ,  2H092PA06 ,  2H193ZA04 ,  2H193ZB06 ,  2H193ZC13 ,  2H193ZC25 ,  2H193ZD23 ,  2H193ZF05 ,  2H193ZF13 ,  2H193ZF22 ,  2H193ZF24 ,  2H193ZF33 ,  2H193ZF35 ,  2H193ZF44 ,  2H193ZJ02 ,  2H193ZP03 ,  5C006AA16 ,  5C006AA22 ,  5C006AC21 ,  5C006AC22 ,  5C006AC25 ,  5C006AC26 ,  5C006AF01 ,  5C006AF25 ,  5C006AF43 ,  5C006AF46 ,  5C006AF71 ,  5C006AF83 ,  5C006BB16 ,  5C006BC03 ,  5C006BC06 ,  5C006BC11 ,  5C006BC22 ,  5C006BF02 ,  5C006BF04 ,  5C006BF05 ,  5C006BF07 ,  5C006BF15 ,  5C006BF24 ,  5C006BF25 ,  5C006BF43 ,  5C006BF46 ,  5C006FA12 ,  5C006FA31 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD08 ,  5C080DD09 ,  5C080DD12 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080FF12 ,  5C080GG01 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る