特許
J-GLOBAL ID:201303096817583879
キャッシュメモリ装置、プロセッサ、および情報処理装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
酒井 宏明
, 宮田 英毅
公報種別:公開公報
出願番号(国際出願番号):特願2011-202740
公開番号(公開出願番号):特開2013-065150
出願日: 2011年09月16日
公開日(公表日): 2013年04月11日
要約:
【課題】十分な消費電力の削減が図ることができるキャッシュメモリ装置を提供する。【解決手段】キャッシュメモリ装置100aは、記憶装置のデータをキャッシュする。キャッシュメモリ装置100aは、記憶部110aと、制御部120aと、を備える。記憶部110aは、複数のキャッシュラインを有する。制御部120aは、前記複数のキャッシュラインのうち、前記記憶装置に書き込まれていないデータを含むダーティラインの数が予め定めた所定数を超える場合に、前記ダーティラインのデータを前記記憶装置に書き込む。【選択図】図4
請求項(抜粋):
記憶装置のデータをキャッシュするキャッシュメモリ装置であって、
複数のキャッシュラインを有する記憶部と、
前記複数のキャッシュラインのうち、前記記憶装置に書き込まれていないデータを含むダーティラインの数が予め定めた所定数を超える場合に、前記ダーティラインのデータを前記記憶装置に書き込む制御部と、を備えることを特徴とするキャッシュメモリ装置。
IPC (1件):
FI (1件):
Fターム (11件):
5B005JJ21
, 5B005KK13
, 5B005MM01
, 5B005NN12
, 5B005NN43
, 5B005NN45
, 5B005PP03
, 5B005TT01
, 5B005TT02
, 5B005TT03
, 5B005UU31
引用特許:
前のページに戻る