特許

J-GLOBAL ID：201303099816317856

半導体装置の作製方法

発明者： 山崎 舜平 ,  三津木 亨 ,  笠原 健司 ,  浅見 勇臣 ,  高野 圭恵 ,  志知 武司 ,  小久保 千穂
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：特許公報
出願番号（国際出願番号）：特願2001-184310
公開番号（公開出願番号）：特開2002-329870
特許番号：特許第4993822号
出願日： 2001年06月19日
公開日（公表日）： 2002年11月15日
請求項（抜粋）：

【請求項1】ガラス基板上にゲート電極を形成し、 前記ゲート電極を覆う様に、窒化シリコンを含むゲート絶縁膜を形成し、 前記ゲート絶縁膜上にシリコンを主成分としてゲルマニウムを0.1原子%以上10原子%未満の濃度範囲で含有する第1の非晶質半導体膜を形成し、 前記第1の非晶質半導体膜にシリコンの結晶化を助長する金属元素を添加し、結晶化させることによって結晶質半導体膜を形成し、 前記結晶質半導体膜上にバリア層を形成し、 前記バリア層上に希ガス元素を含む第2の非晶質半導体膜を形成し、 加熱処理を行うことにより、前記結晶質半導体膜に含まれた金属元素を前記第2の非晶質半導体膜に移動させ、 前記バリア層をエッチングストッパーとして用いて前記第2の非晶質半導体膜をエッチング除去し、 前記バリア層を除去することを特徴とする半導体装置の作製方法。

IPC (3件)：

H01L 21/336 ( 200 6.01) ,  H01L 29/786 ( 200 6.01) ,  H01L 21/20 ( 200 6.01)

FI (5件)：

H01L 29/78 627 Z ,  H01L 21/20 ,  H01L 29/78 618 G ,  H01L 29/78 620 ,  H01L 29/78 627 G

引用特許：

審査官引用 (4件)

• 半導体装置及びその作製方法
  公報種別：公開公報   出願番号：特願平10-255497   出願人：株式会社半導体エネルギー研究所
• 半導体薄膜の作製方法
  公報種別：公開公報   出願番号：特願平8-032872   出願人：株式会社半導体エネルギー研究所
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-156697   出願人：株式会社半導体エネルギー研究所
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平3-297647   出願人：カシオ計算機株式会社